论文部分内容阅读
该文给出用0.35μmCMOS设计的32:1复接器集成电路,对CMOS高速数字集成电路设计作初步探讨.该文采用串行和树型混合的结构实现高速32:1复接器.低速的4个8:1复接器模块为串行结构,采用互补CMOS静态逻辑电路实现;高速的4:1复接器为改进的树型结构,并采用差分的耦合场效应管逻辑电路实现.实验芯片的测试结果表明,复接器可以工作在1.3Gb/s.采用3.3V和5V两个电源,功耗在常温下低于0.8W.