论文部分内容阅读
随着集成电路行业的发展,制造工艺和技术都在稳步提高,微处理器的工艺尺寸已经进入纳米阶段,工作环境越来越复杂,随之而来的瞬态脉冲干扰等电磁兼容问题,特别是瞬态ESD干扰已经成为影响微处理器正常工作的关键因素。在军事上也是如此,利用瞬态脉冲干扰的电磁攻击武器已经成为各军事强国的重点研究对象,并取得了一定的研究成果。本文基于瞬态ESD脉冲干扰下的芯片级上电微处理器性能测试平台,研究瞬态ESD脉冲对微处理器I/O保护电路的影响,结合微处理器上电测试结果分析,提出通过预防闩锁效应来改进微处理器上电测试性能的微处理器I/O保护电路设计思路。着重分析了闩锁效应的产生机理,采用两种具体可行的微处理器I/O保护电路设计方法,并通过对流片后的第二代产品与初始微处理器的上电ESD测试比较,对改善设计方法进行了评估。第一部分对微处理器I/O保护电路结构展开研究。首先对微处理器I/O保护电路设计原理展开研究,分析了进行ESD防护需要做到的关键步骤。然后对三种典型的微处理器I/O保护电路进行具体研究,分析了各自的优缺点。并对微处理器I/O保护电路的关键结构—Trigger电路展开深入研究,分析了Trigger电路设计的主要策略和重要参数,主要研究了两种常见的Trigger电路结构,分析了各自能达到的上升沿检测阈值。第二部分对瞬态脉冲干扰下微处理器测试方法展开研究。首先对比分析了几种ESD测试方法和主要脉冲参数,然后通过对芯片级上电ESD测试结果总结分析,得到瞬态ESD脉冲对上电微处理器造成的失效模式。最后对瞬态ESD脉冲干扰下的微处理器性能测试平台的设计与实现进行了着重研究,主要分析了该测试平台的环境设置和软硬件的设计与实现方法。第三部分展开对微处理器I/O保护电路改进方法的研究。在对芯片级上电ESD测试结果的研究中得出闩锁效应是影响微处理器上电ESD测试等级的重要因素,提出通过预防闩锁效应产生的方法来改进微处理器I/O保护电路上电ESD测试性能的设计思路。然后对闩锁效应的产生机理展开深入剖析,提出两种改善微处理器I/O保护电路芯片级上电ESD测试性能的方法,并通过对流片后的微处理器进行上电ESD测试,对改善设计方法进行了评估。