人们对于电子产品便携性的要求催生了电路板封装技术的革命。科学的嵌入式封装技术将大幅改善电容器与基板间的相容性,电路板中采用嵌入式电容器也将发挥优良的介电性能,这势必推动整个电路板技术的发展。而传统的陶瓷介电材料因本身所具有的种种缺陷限制了其在嵌入式电路板中的应用。因此,对于新型介质材料的研发显得日益迫切。本课题制备并研究了一种新的负介电常数中间层三明治结构复合材料,旨在传统三明治结构复合材料中实现介电常数显著增大的同时保持其低介电损耗。使用草酸盐共沉淀法制备了纳米级Ba(Fe0.5Ta0.5)O3粉体,采用热压成型技术制备了单层BFT/PVDF复合材料并研究了其介电性能,结果表明,BFT陶瓷粉体的引入使复合材料的介电性能得到了明显提高,50 vol.%BFT/PVDF复合材料的介电常数高达120。随后在Ni/PVDF复合材料中发现了负介电常数,并以此为基础制备了负介电常数中间层的BFT/PVDF-Ni/PVDF-BFT/PVDF三明治结构复合材料,发现其介电常数进一步提高至170,符合串联电容器模型所表现规律,层间欧姆势垒的存在使材料保持着0.29的低介电损耗。分别使用Ti3SiC2、Ti3AlC2陶瓷代替金属Ni制备了负介电常数中间层的三明治结构 BFT/PVDF-Ti3SiC2/PVDF-BFT/PVDF 复合材料和 BFT/PVDF-Ti3AlC2/PVDF-BFT/PVDF复合材料,研究发现在低频下材料的介电常数有了进一步提高,这是高体积比填充片层状的Ti3SiC2、Ti3AlC2增强了材料内部界面极化所导致的。50 vol.%BFT/PVDF-77 vol.%Ti3AlC2/PVDF-50 vol.%BFT/PVDF的介电常数达到290,损耗仅为0.53。通过研究层厚度不同的三明治结构BFT/PVDF-Ti3AlC2/PVDF-BFT/PVDF复合材料,发现材料的介电常数随负介电常数的Ti3AlC2/PVDF层厚度的增加而增大,当三明治结构复合材料中间层Ti3AlC2/PVDF厚度为0.6 mm,上下层BFT/PVDF厚度为0.15 mm时,复合材料介电常数为720,损耗保持在0.49。介电常数的明显提高归因于通过调节层厚度的方式,使负介电常数层电容绝对值接近正介电常数层电容值,从而使材料的总电容和介电常数显著提高,而材料能保持低损耗是由于BFT/PVDF层良好的绝缘性阻断了导电通路。最终得到的复合材料综合了负介电常数层对于介电常数的增强和正介电常数层对于损耗的抑制,表现出优异的介电性能。