发射信号经低元数字脉冲映射和低元数字载波调制后,量化成带限数字射频信号,再经数字功放(DPA)放大,最后通过天线发射出去,这种发射机架构称为全数字发射机架构,该全数字发射机架构具有数字通信的优点,避免了D/A器件性能的限制,同时该发射机具有高集成度,小型化,低功耗的设计优势,其研究价值较大。本文就已提出的全数字发射机架构进行了简要现状分析,并在已有的全数字发射机架构上进行研究改进,提出了新的全数字发射机算法设计方案,并就该方案中量化调制器与工程参数优化进行了深入研究且对该算法方案进行仿真,还在硬件平台上完成了验证与测试,获得了如下的研究成果。第一、本文对传统的二阶Sigma-Delta调制器结构进行了改进,传统的二阶Sigma-Delta调制器的噪声整形是低通的且噪声低点固定,对于可变频率的信号来说,噪声整形效果不佳,改进后的调制器噪声整形是带通的,可根据可变信号的频率调整噪声低点,优化量化器性能。第二、本文对FPGA中GTY的Lane速率、预加重与去加重,输出摆幅等工程参数进行了研究,探讨了这些工程参数对输出波形性能的影响,并通过大量的数据测试得到了各项工程参数对输出波形影响的结论,分析了产生该结论的原因,确定了该硬件条件下的最优工程参数条件。第三、本文设计全数字发射机的基带硬件平台,并对该硬件平台进行了调试与该平台各项硬件指标测试,还完成了该全数字发射机算法方案在硬件平台上的验证,并在最优工程参数的硬件环境条件下,对该全数字发射机进行整机性能测试,主要包括全数字发射机在宽载频范围上的波形性能,双通道工作模式下的波形性能。综上研究成果可知,本文验证了该发射机的算法设计方案的可行性,为后期全数字发射机的FPGA实现提供了可靠的硬件平台和最优的工程参数条件,其测试的整机性能指标,为后期该算法FPGA实现的指标测试提供了参考。