随着电子设备、特别是便携式产品的飞速发展，产品可完成的功能越来越多，需要集成不同功能的模块才能实现完整的设备功能。要想将这些不同功能的模块整合为一个设备，理想的设计方案是进行SOC设计，这给SOC技术提供了发展的空间和机遇。本论文针对SOC发展中存在的问题，对SOC技术中的存储模块和射频模块展开研究，针对不同模块的应用需求，从器件的角度，提出了几种具有应用潜力的解决方案，并进行了模拟和实验研究。　　 SOC技术中的高性能闪存，在设计中需要重点考虑工艺兼容性，还需要满足便携设备所提出的低功耗和小体积的要求。本论文将从新型单元结构的角度，分别针对目前最主要的两种闪存阵列NAND和NOR，提出两种新型的闪存单元结构一栅注入槽栅闪存和准SOI闪存，并对SOC技术所关心的工艺兼容性、功耗和体积等问题，对所提出的两种新型闪存结构进行研究。针对NAND型高性能闪存高操作电压的问题，提出采用栅注入编程的槽栅结构闪存。通过分析，该结构不但可以保持栅注入编程方式和槽栅单元结构各自的优点，在编程时还具有更有效的电容耦合和隧穿能带。研究结果表明，该结构可以降低编程电压，改善编程速度，该优势随着单元尺寸的缩小体现更为显著。另外，所提出的闪存单元还可以获得更大的阈值窗口。针对NOR型闪存编程效率低和穿通的问题，我们提出基于准SOI结构的闪存单元，该结构可以形成有利于热电子注入的电场分布，提高编程速度和注入效率，降低编程功耗。研究结果还表明准S01闪存单元具有更强的抗穿通能力，有利于NOR型单元尺寸的进一步缩小。　　 对于SOC技术中所需的低成本非挥发性存储器，可用标准工艺实现的Single—Polv EEPROM单元是理想的解决方案。在对现有方法进行分析的基础上，提出一种新型金属性控制栅Single—Poly EEPROM单元一金属插指耦合单元。该单元可以采用标准CMOS工艺制备，不但可以解决传统N阱控制栅单元的诸多问题，与其他金属性控制栅单元相比，具有低成本、低电压、高速度、小面积的优势。采用SMIC0.13μm工艺成功制备了所提出的单元结构，实验结果验证了所提单元在电压和速度上的优势。利用标准工艺中金属互联层的特点，还提出了叠层金属耦合单元和耦合单元叠置的单元结构，可以进一步改善金属插指耦合单元的存储特性并缩小单元面积。针对单层多晶硅EEPROM单元普遍采用的源端擦除方法的擦除速度慢的问题，提出了一种适用于金属性控制栅单元的擦除方法一负压控制栅辅助擦除方法。实验结果表明，该方法可以在保持单元可靠性的基础上，有效提高单元的擦除速度。　　 占据半导体存储器市场主导地位的DRAM，由于传统1T1C单元所需的复杂的制备工艺阻碍了其在SOC技术中的应用。采用具有良好兼容性的无电容式DRAM的设计思想，提出准SOI结构无电容式DRAM单元。该单元可以在体硅衬底上制备，消除了多数无电容式DRAM必须采用SOI衬底的限制，拓展了无电容式DRAM的应用领域。与体硅无电容式单元相比，可以获得更大的电流窗口，保持时间可延长近5倍。所提出的单元还解决了体硅单元中无法采用共源共漏设计的问题，使单元面积从10F2缩小到6F2。　　 针对SOC技术中所需的低压低功耗的射频模块，设计并实现了应用于5GHz的，工作在0.4V电压下的LNA电路。通过采用衬底正向偏置技术，从器件的角度，放松了电路对工作电压的限制。所提出的LNA电路采用SMIC0.13μm模拟/射频工艺流片，测试结果表明，该LNA在5.1GHz工作频率下，消耗1.03mW的直流功耗，具有10.3dB的功率增益，在各项性能之间实现了良好的权衡，在增益功率比和性能优值方面都具有较高水平，为低压射频电路设计提供了器件设计的新思路。