基于Si的互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMO S)器件跟随摩尔定律不断的按比例缩小已有几十载。随着单元内晶体管的集成度及工作频率越来越高,器件功耗密度开始成为一个越来越重要的问题。功耗限制将是未来晶体管技术需要考虑的主要因素之一。理论上功耗密度主要取决于电源电压。随着基于Si的CMOS技术越来越不能满足未来晶体管的技术发展要求,科研界和工业界正在研究通过采用高载流子传输特性的材料,实现低电源电压,即低功耗高性能器件。在这一系列的非SiCMOS技术中Ⅲ-Ⅴ族CMOS技术是最有希望解决这一问题的途径之一。因而对Ⅲ-Ⅴ族CMOS技术的研究具有非常重要的现实应用意义。论文紧接着回顾了Ⅲ-Ⅴ族MOS技术的完整发展史。由于长久以来在Ⅲ-Ⅴ族化合物半导体表面生长高质量栅氧化层存在着种种困难,所以,在某种程度上Ⅲ-Ⅴ族MOS技术的发展史也可以说是Ⅲ-Ⅴ族材料上生长栅氧工艺技术的发展史。因此,本文特别强调由于原子层淀积(Atomic Layer Deposition, ALD)技术的出现,解决了Ⅲ-Ⅴ族化合物半导体上高介电常数(high-k)栅氧介质的生长问题。从某种意义上说,ALD技术是Ⅲ-Ⅴ族MOS技术发展史中里程碑式的进步。另外,论文还对其理论模型的发展主要是栅氧和半导体之间界面特性物理模型的发展进行了补充调研。在科学调研的基础上,论文分析提出了Ⅲ-Ⅴ族MOS技术工业应用面临的主要问题。并针对各类Ⅲ-Ⅴ族MOS器件可靠性和Ⅲ-Ⅴ族PMOS技术深入地展开讨论和研究。实验工作首先从目前Ⅲ-Ⅴ族CMOS技术中最具竞争力的课题——high-k/InGaAs系统展开。在大量文献调研的基础上,总结了high-k/InGaAs NMOSFETs上存在的主要问题：积累区电容频散以及电流回滞效应,并提出用扩展的快速Id-Vg方法从栅氧缺陷态载流子响应的角度研究这些问题。为了将传统的快速Id-Vg电路扩展到Ⅲ-Ⅴ MOSFETs类大器件的高频测试,解决了三个主要技术问题：1)高频电路传输线阻抗匹配的问题；2)器件位移电流信号的误差问题；3)高频电路测试中电源匹配效应的问题。实验测试器件采用Purdue大学制备的以ALD Al203为栅介质的InxGa1-xAs n型增强型场效应管。当Vgs=4V、Vds=3V时,在栅长为0.4μm、氧化层Al2O3厚度为10nm的InxGa1-xAs NMOSFET上发现了记录性高的漏电流为1.05A/mm。在扩展的快速Id-Vg测试平台上,测试栅长为2μm的ALDAl2O3/InxGa1-xAs NMOSFET器件,得到比直流电流大15%左右的本征电流,并发现无小于5ns的栅氧缺陷的响应。经过深入研究计算得到InxGa1-xAs上ALD high-k栅氧缺陷态密度大约为3.43×1018cm-3,低于多数high-k类材料的报道数值。高质量的ALD Al2O3栅介质也从材料特性方面验证了ALD Al2O3/InGaAs NMOSFETs的超高电流特性。其次,受到GaAs(111)A表面上费米能级非钉扎效应的启发,研究制备了以ALD Al2O3为栅介质不同晶向的InP(InP(100)和InP(111)A)上NMOSFETs器件。当Vgs=Vds=3V时,在栅长为1μm、氧化层Al2O3厚度为8nm的InP(111)A NMOSFET上发现了标志性高的电流为600μA/μm。在同样的偏压测试条件下,InP(111)A上的最大电流比在InP(100)表面上测得的电流大3.5倍。常温下测试研究了InP NMOSFETs的主要问题——电流漂移。与InP(100)表面上明显的电流漂移结果成鲜明对比,在InP(111)A表面上发现了几乎为零的电流漂移特性。结合能带图提出了电荷中性位置平移(Charge Neutral Level shift)模型,成功解释了InP两种晶向表面上电流大小以及漂移特性的巨大差异。此模型同样适用于InGaAs和GaAs不同晶向表面上的器件特性差异。为了进一步理解InP器件电流漂移特性的物理机制,测试研究了从室温高至175℃时器件电流漂移的温度特性。采用两层缺陷模型模拟计算得到的曲线与实验测得的曲线吻合良好。并由此计算得到ALD Al2O3里边界缺陷态密度为1.7×1019cm-3,且大约在高于半导体表面导带底68meV的位置。另外,大多数的窄带Ⅲ-Ⅴ族半导体材料由于具有超高电子传输特性而受到广泛的关注。通过传统的电容电压(Capacitance-Voltage, CV)以及电导方法已经不能足够准确表征其MOS电容的界面态特性。针对其物理特点,提出采用温度相关的电容电导方法研究high-k/InSb以及high-k/InAs系统。自搭建的测试平台能够满足温度低至10K时器件的电容电压和电导电压信号测试。通过温度相关的CV特性变化分析获得半导体表面费米能级随着栅电压调制的移动状况。由于低温抑制了少数载流子的过多响应,在77K下ALDAl2O3/InSb上测试到了类似SiO2/Si的高频CV曲线——清晰的积累区、耗尽区以及反型区,计算出其禁带中央的界面缺陷态密度大约为4.14×1012/cm2-eV。同时,为了进一步扩展Ⅲ-Ⅴ族半导体材料不同晶向上的研究,对ALD Al2O3/InAs(111)A和ALD Al2O3/InAs (100)也进行了从室温低至50K时的CV特性研究。结果证实当温度为50K时,在InAs (100)表面上费米能级是部分钉扎的,而InAs(111)A面上却发现了较陡的CV调制特性,并且通过计算得到其界面缺陷态密度大约为2.42×1012/cm2-eV。计算结果表明,与ALD high-k介质之间,InAs (111)表面上表现出比较好的界面特性。InAs不同晶向上的器件特性差异证实了电荷中性位置平移模型。以上工作均是有关Ⅲ-Ⅴ族NMOSFETs的系统研究。为了最终实现Ⅲ-ⅤCMOS技术,对Ⅲ-Ⅴ族PMOSFETs的研究也是同等重要的。由于大多数的Ⅲ-Ⅴ族半导体材料缺少优异的空穴传输特性,所以目前为止只有很少有文献涉及此类研究。通过Ⅲ-Ⅴ族半导体材料空穴传输特性以及电荷中性位置模型分析,选择GaSb作为Ⅲ-Ⅴ PMOSFETs勺沟道材料。实验制备了以ALD Al2O3为栅介质的高电流性能的GaSb PMOSFETs.当Vgs=-4V、Vds=-3V时,在栅长为0.75μm的MOSFETs上获得了最大饱和电流为70mA/mm。通过降低温度预算的工艺优化,有效抑制了关态电流。比较计算了各种工艺条件下的界面态缺陷密度,从界面特性的角度验证了工艺优化的结果。在ALD Al2O3栅介质研究的基础上,系统研究了以HfAlO为栅介质的p型GaSb MOS电容结构的CV特性。研究发现与Hf-first HfAlO薄膜相比,Al-first HfAlO薄膜具有较低的栅漏电流、积累区到耗尽区较陡的转变以及积累区较小的电容频散效应。通过温度相关的电导方法和边界缺陷分散模型计算了四种不同工艺条件下GaSb MOS电容结构的界面缺陷态密度Dit以及边界缺陷态密度Nbt。发现淀积后退火工艺(Post Deposition Annealing, PDA)工艺后的A1-firstHfAlO薄膜具有最小的Nht,大约为4.5×1019cm-3,在GaSb价带顶以下大概2.75eV处；无PDA工艺的Al-first HfAlO薄膜具有最小的Dit,大约为4×1012cm-2eV-1。这些计算结果定量验证了HfAlO/GaSb MOS电容结构的CV特性。另外,通过计算发现在HfAlO/GaSb系统上PDA工艺是界面质量和栅氧介质质量之间的折中选择。根据工艺条件分析了PDA削弱界面质量的原因,提出了改进的途径。最后,总结了本课题的研究意义,并基于当前Ⅲ-Ⅴ族CMOS技术的研究结果分析预测了未来Ⅲ-ⅤCMOS技术发展需要解决的问题。