随着CMOS工艺的不断进步，电子器件的特征尺寸越来越小，目前，微电子行业正经历着从深亚微米电子技术到纳米电子技术的转变。纳米电路由纳米导线、碳纳米管等纳米电子器件构成，具有体积小、速度快等优点。但是纳米电路受到自身物理特性以及现有制造工艺的影响，故障率高达1％-2％。因此，为了制造有实用价值的纳米电路，容错技术显得尤为关键。　　 本文重点研究纳米电路容错理论与技术，取得的主要研究成果与创新点如下：　　 1.提出了一种针对纳米PLA电路的混合容错方法，该方法将冗余编码容错与晶体管容错相结合，相比传统方法，用这种方法设计的容错电路既能容忍短路错误，又能容忍断路错误，并在资源消耗方面有优势。本文基于此方法设计容错多路选择器并利用PSPICE进行仿真，结合实验结果验证了这种方法的有效性。　　 2.针对门级纳米电路的特点，将交叉冗余方法用于纳米电路容错。交叉冗余方法与传统的可重构方法相比，省去检测模块，能够在执行电路功能的同时屏蔽故障；与三模冗余方法相比，省去表决器，在资源开销方面有着巨大优势。本文分别利用交叉冗余与三模冗余设计容错电路，并在Xilinx ISE v6.2i环境下调用ModelSim进行仿真实验，结果证明，交叉冗余方法能够利用更少的冗余资源有效提高电路的可靠性，容错性能优于三模冗余方法。　　 最后，在总结全文工作的基础上，给出了本文后续需要进一步探讨的一些问题。