LTE-A(Long Term Evolution-Advanced,高级长期演进)系统作为当前无线通信发展的主流,在高容量、“大连接”的场景下运用得越来越广泛,针对系统的移动通信测试方案也种类繁多。但关于设备容量和抗冲击能力的测试方案很少,并且国际通信厂商占据着绝大部分的市场份额。由于国内通信生成厂商设计的设备功能较少,与先进设备之间存在较大差异,基带系统设计存在技术难题,因此,对终端(User Equipment,UE)模拟器设备的研究显得尤为重要。本文以“LTE-A Multi-UE基站负载、容量测试关键技术研究”项目和“LTE-A下行信号接收处理FPGA和DSP软件”项目为背景,结合LTE-A系统协议标准,研究终端模拟器系统下行链路信号处理流程,借助FPGA(Field Programmable Gate Array,现场可编辑门阵列)的并行执行优势,对下行接收端进行设计与实现。主要的创新点与工作内容如下:1.本文针对LTE-A系统中信道估计算法进行研究和性能分析,选取最小二乘法算法和一阶线性插值算法相结合的方法进行FPGA方案的设计。2.本文针对传输分集和空分复用两种模式下的信号检测算法进行研究和性能分析,依据项目实际需求,对传输分集模式下解空频块编码算法进行FPGA设计,同时,在项目的基础上进行延伸,对空分复用模式下基于贪心策略的球形译码检测算法进行FPGA方案设计。3.本文针对物理广播信道、物理控制格式指示信道和物理下行共享信道的信号处理流程进行研究与设计,并给出了一种联合CRC校验的Turbo译码方式,能在保持性能优势的同时,自适应降低循环迭代次数,信噪比大于1.8dB时,迭代次数可降低至2次以下,加快系统处理速度。4.在20M系统带宽下,进行基带开发平台验证。系统完成每个子帧的信道估计与信号检测流程所需时间为0.952ms,符合协议中对处理数据时间上的需求。FPGA芯片资源消耗率为24%。本文采用Verilog硬件描述语言对流程模块进行FPGA实现,通过ModelSim功能仿真和Chipscope在线逻辑时序验证方案的正确性,通过时序分析和资源消耗验证方案的合理性,最后通过实时解析空口数据与测试终端对比,验证方案的实用性,并将设计应用于实际项目中。