随着数字通信技术的不断发展,在许多应用中要求使用高速数据采集系统。虽然近几年单片ADC的速度有了很大提高,但是仍然难以在高速度的同时做到高精度。这是被现阶段的模拟器件制造工艺所限制的,要想实时地实现突破这个瓶颈,唯一的方法就是并行多通道技术[1]。也称为时间交替(Time-interleaved)模式,即前端并行逐次采样后端串行多路复用。时间交替采样技术是唯一的对输入信号没有限制的实时采样技术,可以突破AD转换器以及相关器件工作速度的限制,得到超高速数据采集系统。然而,由于时间交替采样技术依赖于各子通道间的精确配合,这种技术不可避免地存在固有误差。那就是各通道ADC之间的增益和偏置难以做到严格的一致,各通道间的采样时钟相位延时也难以做到准确无偏。这样,由于各通道间无法做到严格匹配,会给采样后的信号带来失真。由于这些误差的存在,使得硬件上低成本实现时间交替采样技术的可能性微乎其微,如何使用软件方法在采样后矫正所得的失真数据是本文的研究重点之一。本文介绍了一种基于时间交替采样技术的高速ADC系统,整个系统采用全数字方式实现时间交替采样技术,结构灵活多变。其最高采样率可达1GSPS,采样精度为8位,使用PLL和时钟分配芯片为4块8位250MSPS的ADC提供采样时钟,使用FPGA+DSP的后端处理系统对采样得到的数据进行分析和矫正,矫正后的有效位数达到6.5位以上。在本项目中,本人设计和调试了系统硬件,对采样后数据的误差在时域和频域上进行了分析,在Matlab上研究了在时域上进行误差矫正的算法,并最终在DSP上实现了采样误差矫正,同时对本采样系统的一些指标进行了评估。