相比于通用处理架构与专用处理架构,粗粒度可重构架构（Coarse-Grained Reconfigurable Architecture,CGRA）因兼具高能效和高灵活性而有着独特的优势。然而CGRA因数据流驱动的特性无法高效甚至有效处理应用中存在的控制流结构。基于触发指令的执行方案（Triggered Instruction Architecture,TIA）作为一种比较全面的控制流处理方案,虽然能够同时实现处理循环分支与条件分支的基本功能,但由于每条指令都需要触发执行并且执行时存在寄存器依赖,使得该方案的处理性能存在不足。本文改进了TIA方案中每条指令都需要触发执行的机制,通过重新定义指令的触发标志,使得在指令顺序确定的情况下,一次性触发多条的指令,并通过增加断言标志来根据指令的类型控制断言寄存器的更新情况。多触发机制减少了断言寄存器依赖关系与触发次数,以此带来性能的提升。改进后的TIA方案虽因一次性触发多条操作在处理浅层长路径结构时具有较大的性能收益,但在处理嵌套层数较多、分支路径较短的分支结构时,需频繁地进行触发执行操作,性能收益不大。因此本文将控制流进行分类,将浅层长路径结构采用多触发的机制处理;将深层短路径结构采用基于标签的全断言执行方案（Tag-Based Full Predication,TFP）处理,即通过标签对比及并行化标签改写的方式处理,同时在此基础上消除了条件分支指令执行时的标签对比操作,以进一步提升性能。本文将改进后的TIA方案称为混合触发的全断言执行方案（Hybrid Triggered Full Predication,HTFP）,并基于改进方案的原理对PE（Processing Element）单元进行了硬件架构设计。本文对所改进的方案及TIA方案、TFP方案进行了RTL实现,以从Mibench和SPEC CPU2006中提取的控制密集型循环体为验证案例,基于手工映射的方式,使用Vivado仿真器对三种方案进行功能验证及性能对比分析,通过抓取仿真过程的中间变量结果与C代码的执行结果进行比对来验证三种方案的功能正确性。在功能正确的基础上,对三种方案进行性能对比分析。本文在TSMC 40nm,50MHz的实验条件下,基于Design Complier对三种方案进行综合以实现功耗评估。实验结果表明,本文所改进的方案相比于TIA方案和TFP方案性能分别提升了23.6%和16.9%,功耗分别增加了2.38%和9.75%。