论文部分内容阅读
随着集成电路技术的飞速发展以及工艺水平的不断提高，功耗、面积、速度、验证已成为集成电路发展面临的四个主要难题。集成电路设计过程中，逻辑级起着联接RTL级和物理级的重要作用，其EDA工具也相对最为成熟。目前，几乎所有的设计方法都是采用基于AND/OR/NOT运算基的传统布尔逻辑(TB)发展而来的。而事实上，数字电路也可以由基于AND/XOR运算基的Reed-muller(RM)逻辑来实现。无论是TB逻辑还是RM逻辑都是能够实现任意逻辑函数的完备集，并且都有各自逻辑实现的优越性。研究表明，大部分的数字系统采用基于AND/OR/NOT/XOR运算基的双逻辑实现能够得到最大程度的性能优化。本课题正是从这点出发研究基于双逻辑的功耗和面积的优化技术，在对逻辑函数进行逻辑综合之前首先对其进行逻辑探测与划分，将逻辑函数分为适于TB逻辑与RM逻辑实现的两个部分，再针对RM逻辑进行功耗和面积优化的研究。论文主要有以下三个方面的内容：1.首先提出了不相交项生成算法，将逻辑函数的乘积项化为互不相交的形式，再通过对已有的逻辑探测方法进行研究，结合XOR逻辑的特点，提出了适于RM逻辑实现的两条规则。将满足两条规则的乘积项提取出来形成适于RM逻辑实现的集合，其余乘积项组成适于TB逻辑实现的集合。2.由于不相交项有着“OR”运算和“XOR”运算等价的特点，并且这也是列表转换技术所依赖的理论基础，本文提出了基于不相交项的混合极性列表转换技术。提出的算法避免将逻辑函数转化为最小项的形式，很大程度地减少了转换过程中的乘积项个数，时间复杂度上有明显的改善。3.分析了信号概率与开关活动性之间是不确定的约束关系，结合布尔差分运算与AND门、XOR运算的逻辑意义，得出二输入AND门、XOR门的功耗估算模型，根据模型提出低功耗分解方法，最后通过混合极性转换得出最优功耗。