高压浮栅驱动芯片可广泛应用于民用和军工产业,但是由于国内的研究还处于起步阶段,我国仍然依赖于国外的芯片进口。由于噪声会对高压浮栅驱动芯片浮置地电位产生影响,严重时甚至会导致芯片的误开关,高压浮栅驱动芯片的抗噪性能对于器件本身及应用系统十分重要。而目前抗噪能力测试存在测试技术水平较低、测试系统不完备、噪声模拟精度不高等问题。本文重点研究了高压浮栅驱动芯片抗噪能力测试技术,针对噪声脉冲前沿陡度及波形精度的要求,研制了一款用于高压浮栅驱动芯片抗噪能力测试的模拟极端噪声环境的噪声信号源。论文首先详细分析了 Marx电路的原理,其主要运用于高压脉冲领域,通过并联充电串联放电获得高压,并阐述了将该结构运用在低压噪声脉冲发生器中的可行性及优势。针对电路的设计要求,选取了最适合的功率半导体器件用作电路的开关管。为了解决功率MOSFET的驱动问题,设计了一种带有隔离功能的自举供电驱动电路。通过对电路充放电原理的分析,提出了两种不同的充放电模式,分析研究了各自的优缺点,并依照不同情况运用于电路。为了满足脉冲波形的要求,在电路结构中加入了LC振荡脉冲整形电路,并对电路的参数进了优化。针对脉冲宽度调制和顶压降补偿问题,设计了一种并联电压补偿网络,该结构既可用于脉冲宽度的调制又可补偿脉冲波形的顶压降,优化了脉冲波形的平顶度。并且加入了串联叠加低电平模块,并针对引入该模块所带来的问题,分析了其成因,对电路结构进行了改进。基于FPGA设计了噪声脉冲发生器的控制信号电路,使其能提供电路所需的控制信号,借鉴高压脉冲领域的Marx结构,设计了一款高精度低压噪声脉冲发生系统,并成功应用于高压浮栅芯片的抗噪能力测试中。测试结果表明,该噪声信号源能够输出50-100ns脉宽,脉冲电压可达100V,脉冲频率500kHz,低电平0-30V可调节的高精度方波脉冲波形,其脉冲前沿dv/dt达到102.8V/ns,可运用于高压浮栅芯片抗噪能力测试,满足了设计指标。