论文部分内容阅读
在芯片高集成高频率低工艺尺寸的情势下,随着IP(Intellectual Property)核集成数量的越来越大,种类越来越多,芯片测试功耗问题愈加突出,功耗过高引起的温度提升将导致电压降(IR_drop)、芯片失效甚至烧毁,降低测试通过率,加大芯片封装费用,限制芯片的应用环境。因此,对IP核的低功耗测试研究有很大的实际意义,本文在充分分析前人工作的基础上,提出了IP核测试的低功耗解决方案。其基本思想是设计一个标准化的测试调度结构,既用于IP核的存储器测试,又用于IP核的扫描测试,并且结合IP核复用需求,作层次化应用考虑;然后通过测试调度来达到降低功耗的目的。本文的研究工作及解决的问题如下:1.深入研究了基于IP核复用带来的低功耗可测性设计挑战,从存储器测试和扫描测试两个方面分析了当今典型的低功耗技术;针对微观上低功耗措施已难满足功耗要求,提出了本文的宏观调度方案,并解决了以往调度测试所控粒度过大、没有考虑IP核复用后的层次化设计问题。2.IP核低功耗存储器内建自测试(Memory Built In Self Test,MBIST)设计与实现;完成了MBIST调度结构的标准化设计,以自主某型DSP核为例进行了调度结构的层次化设计,通过模拟和功耗评估,验证了低功耗调度结构的功能正确性和降耗有效性。同时,采用模式链实现层次化调用,降低了可测性设计难度,增加了测试调度的灵活性。3.IP核低功耗扫描设计与实现;借鉴上述低功耗MBIST调度结构的设计方法,完成了低功耗扫描测试调度结构的标准化和层次化设计,结合DSP核实例,验证了其功能正确性和降耗有效性。4.调度结构的统一;为便于调度机制内嵌和管理,简化IP核的低功耗设计流程,对上述两结构进行了标准化整合,并就其层次化应用进行了详尽分析研究。在层次化应用中,本文调度结构优点得到充分展示,用户通过配置模式链,既可以调度IP核内测试,又可以调度IP核间测试,解决了测试功耗分布不均问题;并且分块隔离测试有利于快速定位故障。