为了满足蓬勃发展的各种电子产品的性能需要,人们对模数转换器(Analog-to-Digital Converter,ADC)的转换速度和转换精度提出了越来越高的要求。其中,时间交织模数转换器(Time-Interleaved Aanlog-to-Digital Converter,TI-ADC)利用多个高精度子ADC并行工作提高采样率,从而达到高速高精度的目的。然而,存在于通道内及通道间的各项非理想因素严重限制了ADC的总体性能。例如,受制造工艺水平的限制,TI-ADC各子通道间将出现失配误差,造成系统动态性能无法与子ADC性能保持线性比例,意味着采用更高精度的子ADC却无法有效提升TI-ADC的总体精度。本文聚焦通道间失配误差中最难处理的时间失配误差。首先对TI-ADC的时间误差进行了分析,并总结了当前主流校准算法中存在的主要问题。针对这些问题,设计了三种全数字校准算法:(1)设计了一种基于通道复用技术的校准结构,利用该结构的校准算法,硬件复杂度不随通道数的增加而增加,配合本文所使用的校准算法,能从根源上解决输入信号的频率不满足子ADC的Nyquist采样定理时校准方向可能错误的问题,扩展了系统带宽,使其能够校准宽带宽输入信号;(2)设计了一种校准方向纠错算法,提供了另一种解决方案,以解决输入信号不满足子ADC的Nyquist采样定理时校准方向出错的问题,配合所使用的校准算法,能够扩展输入信号的带宽;(3)设计了一种带参考通道的TI-ADC时间误差校准算法,并利用变步长LMS算法实现在高精度TI-ADC情形下的快速校准。此外,本文还利用不含时间误差时输入信号与其导数正交的特点,设计了一种时间误差估计算法,并对传统的基于Taylor展开的时间误差补偿算法进行了改进。对以上校准算法在MATLAB/Simulink、Modelsim和FPGA开发板上进行了多平台仿真验证,验证结果一致。在FPGA验证中,对于理想ENOB分别为8 Bits、12 Bits和20 Bits的TI-ADC,实际ENOB分别由校准前的4.84 Bits、6.17 Bits和4.58 Bits,提高到校准后的7.81 Bits、11.80 Bits和19.54 Bits。