在IC制造中,几乎所有的半导体器件在其制造过程中都会用PVD工艺来淀积多层金属层,用来做连线或配线。目前,用PVD工艺所淀积的铝(Al)金属层作为连线材料,仍然广泛用于DRAM和flash等存储器,以及0.13um逻辑产品中。本文针对用PVD工艺所淀积的铝合金及其阻挡层,开展了系统研究,论文结果对解决工厂实际问题具有重要意义。论文首先研究了在集成电路生产过程中,PVD腔体在淀积铝金属层的时候所遇到的Arcing问题。通过优化PVD工艺参数设定和硬件设计来减少发生arcing的晶圆数。分析表明,器件失效的原因之一的环状缺陷产生的机理,我们设计了二种不同的解决方案。方案一,在晶圆经过PVD金属层淀积后,再利用CVD设备淀积一层薄的硅氧化物来阻止氮化钛裂缝在后序的光刻显影过程中被显影液侵蚀;方案二,在晶圆进行PVD金属淀积铝铜(AlCu)后,先在PVD设备上淀积一层金属层,然后再淀积金属氮化物来阻止显影液侵蚀铝层。通过比较分析,发现采取第二种方案最终解决了环状缺陷问题。为了改进铝互连线的电迁移,通常方法是在Al中添加Cu。但这也造成了另外一个问题,就是在淀积完铝铜合金后会出现铜析出问题。析出的铜在后续的刻蚀中无法完全刻蚀掉,会造成产品的良率降低,严重的会导致整个晶圆报废。良率降低的原因是铝互连线短路造成的。最后通过低温工艺来取代高温工艺的方法很好地解决了铜析出问题。