当今电子系统正向高速化和小型化方向飞速发展。如何在缩小电子系统体积的同时,提高系统的速度成为摆在设计者面前的一个重要课题。在高速PCB设计中,系统规模越来越大,I/O数越来越多,单板互联密度不断加大,时钟速率越来越高,信号边缘速率越来越快,导致高速电路中的反射、串扰、传输延迟、地/电层噪声等信号完整性问题变得越来越突出。而在已有的PCB上发现和分析这些问题是一件非常困难的事情,即使找到了问题对于一个已完成的PCB要实施有效的解决办法也必须花费大量的时间和费用。相比之下,如果在设计初期和设计过程中就考虑这些方面的影响,解决同样的问题所花费的时间和费用要少的多,甚至能避免产生这样的问题。因此,迫切需要寻找一种方法,使得能够在物理设计完成之前查找、发现并在电路设计过程中消除或减小这些问题的影响。采用信号完整性仿真方法及相关技术,可在PCB设计前期进行信号规则的分析(如时序和关键信号的分析),然后将分析所得的电气规则输入布线工具进行具体布线设计,这样即可在设计过程中保证信号质量,又可解放人力,提高设计效率,满足市场要求,而这也正是现今国际领先的PCB设计方法和流程,脱离了信号完整性仿真分析就无法做到这点。将信号完整性仿真分析融入到产品开发,尤其是高速PCB设计当中,最终为产品设计提供优化的解决方案,已经成为产品设计成功的关键步骤。Cadence Allegro PCB SI是一个功能非常实用的高速电路设计及信号完整性仿真设计与分析的工具,它提供了强劲的仿真功能,并且建模方式十分简明,运用十分方便。利用这个仿真软件能够根据叠层的排序,PCB的介电常数,介质的厚度,信号层所处的位置以及线宽等等来判断某一PCB线条是否属于微带线,带状线,宽带耦合带状线,并且根据不同的计算公式自动计算出信号线的阻抗以及信号的反射、串绕、电磁干扰等等,从而可以对布线进行约束以保证PCB的信号完整性。本文介绍了电磁兼容、信号完整性以及Cadence软件的一些基本概念,并结合实际设计经验,详尽阐述了OSDR5000高速数据处理系统电路中典型的信号完整性问题,通过实际电路设计以及结合Cadence Allegro PCB SI软件仿真实验,对包括反射、过冲、振荡、单调性等信号完整性问题进行了分析和处理,完成了对高速数字电路系统的设计,使产品可以更加可靠的应用,节省了人力物力,节约了成本,加快了产品上市的时间,为公司带来了良好的效益。