论文部分内容阅读
LDPC码是线性分组码的一种,它的校验矩阵有一个明显的优点,那就是其有较好的稀疏性,性能可以接近香农限,最初是在1960s年代由Gallager在他的博士论文中提出,由于当时计算能力和存储能力的不足,缺乏可行的高效译码算法,限制了其发展,之后的几十年里逐渐被忽视。直到1981年,Tanner提出了一种图示表现方法,这种表现手法很直观,推动了其发展。1999年MacKay等“重新”深入研究发展了LDPC码,同时提出了比较容易实现的译码算法,早期Gallager研究的潜力被挖掘出来。MacKay和Neal等证明了LDPC码具有优秀的译码性能,并且译码复杂度经优化后可以达到线性程度,高性能LDPC码译码算法探究再次进入科学研究的前沿。LDPC码经过二十年来的发展,相关技术已被标准化,推动了其实用化进程,逐渐商业应用市场,并被列入CCSDS等无线通信系统标准之中。在现代通信系统中超宽带要求之下,LDPC和积译码等算法等已经难以满足大规模集成电路运算中高速译码实现。21世纪之后的数年,一种新的数值计算方式——概率计算的研究发展取得了长足的进步,将这种数值计算方式应用到LDPC译码算法中,可以大大降低硬件资源的占用,它的核心思想是改变了传统二进制域中数值表征方式,序列值以一定概率呈现,改变了传统运算单元结构,使得概率计算中的硬件实现结构比传统算法要简单。例如,概率计算中的乘法仅由一个与门操作即可实现,缩放的结构则可利用多路选通器的功能,硬件的易实现性为缩短关键路径以及降低功耗作出保证。此外,概率比特流的每个比特的权重相同,这意味着概率计算实现的是一元算法,概率计算LDPC译码算法比传统译码算法具有更好的容错特性。本文主要是研究了基于概率计算的高速多码率LDPC编译码系统的FPGA实现,主要的工作和创新点如下:1.采用了并行架构处理的编译码系统,编码系统并行了两个独立分量编码器,译码系统并行架构四个分量译码器,其中每两个分量译码器构成乒乓结构。2.设计了可用于多种度数的变量节点实现结构,使得译码系统可以选择多种码率译码。3.优化了其中的译码结构,使得译码时间缩短,满足系统吞吐率的瓶颈要求。4.完成软硬件系统的仿真和实现,改善了基带处理传输系统的误码率性能,提高了项目中高清视频的播放质量。