论文部分内容阅读
静电放电(Electrostatic Discharge,ESD)事件是一种最为常见的造成集成电路失效的自然现象。随着集成电路的集成度不断提高,芯片面积缩小,电路的工作频率逐渐上升,ESD保护器件寄生电容的要求也相应提高。本文主要针对射频(RF)集成电路的ESD防护问题,研究该应用下ESD鲁棒性强、寄生电容低的ESD保护器件。并在0.18μm CMOS工艺、0.35μm SiGe工艺及55nm RF CMOS工艺这三种工艺下流片实验。研究分析多种ESD保护器件的结构、工作原理及寄生电容,并通过流片测试得出每种器件的寄生电容、ESD鲁棒性及相关优化建议。主要内容如下:首先介绍了ESD相关的三种物理测试模型及ESD相关的两种特殊测试评估模型;分析了常用的四种ESD保护器件的结构及工作原理;提出了ESD设计相关的基本理念及设计需要考虑的多方面因素。基于主流0.18μm CMOS工艺提出两种低电容ESD保护器件:二极管器件及SCR器件。二极管器件选用N+/P-well及P+/N-well两种二极管结构,研究了两者的ESD鲁棒性及寄生电容。SCR器件则包含普通SCR、改进型SCR及栅极辅助触发SCR三种器件,由于SCR器件的触发电压普遍较高,因此两种改进器件主要减小了器件的触发电压,但却会导致寄生电容的上升,因此,要协调两者的矛盾关系。基于异质结0.35μm SiGe工艺提出两种低电容保护器件。第一种是SiGe工艺下独有的SiGe HBT器件,分析了该器件结构及寄生电容,并通过在版图上插入集电极接触,将SiGe HBT器件的失效电流提高到9A。第二种是新型自触发堆栈式低电容SCR ESD保护器件,该器件具有触发电压稳定不变,维持电压可随堆栈器件的个数增多而增大的特点,因此应用范围较广。该器件的堆栈结构使得器件的寄生电容较小,所以可适用于对寄生电容要求严苛的IC电路。基于低压55nm RF CMOS工艺提出两种低压低电容保护器件即为二极管串及二极管触发SCR器件,并通过对两种器件的版图优化减小器件的寄生电容。此外,由于单位长度的SCR器件的ESD保护能力较强,因此相同面积下二极管触发SCR器件的ESD保护能力强于二极管串器件。但是55nm工艺阱电阻的减小,会导致SCR器件触发困难,所以在该工艺下设计的SCR器件都应合理调整触发用有效阱区宽度或外接触发电阻。