锁相环是模拟及数模混合电路中的一个基本并且非常重要的模块，它能够跟踪输入信号的相位和频率，并输出相位锁定、低抖动的其它频率信号，它在通讯、数字电路、无线电系统等领域有着广泛的应用。电荷泵锁相环是锁相环的一种，其不可替代的优势在于：在理论上，它可以证明静态相位误差为零，而且实践也证明它具有高速、低功耗、低抖动的特性，是设计实现锁相环的一个简单、高效的方法。虽然电荷泵锁相环的理论已比较成熟，但它的设计与实现涉及到信号与系统、集成电子学、版图、半导体工艺和测试等方面，难度比较大。因此，对电荷泵锁相环进行深入的研究，掌握其设计和分析方法具有重要意义。本文发计了一款电荷泵锁相环，它给一款14位高速数模转换器提供其所需的时钟信号，它的参考时钟范围为3MHz～160MHz。本文从基本电荷泵锁相环的理论研究入手，对电荷泵锁相环的动态特性、跟踪特性、捕获时间、高阶环和相位噪声等各项参数指标进行了详细的研究与分析。在此基础上，实现了电荷泵锁相环的设计，其中包括无“死区”的鉴频鉴相器、消除电荷共享和时钟馈通的电荷泵、消除纹波的三阶滤波器、六级差动环形振荡器、分频器和时钟分配电路等模块的设计，并给出相应的仿真结果。最后，针对模拟集成电路设计的复杂性，本文还讨论了模拟版图设计所需遵循的原则。电路设计的模型基于SMIC的0.35微米Mixed—signal工艺，工作电压为3.3V，仿真工具采用了Cadence公司的Spectre、Hspice和Synopsys公司的Nanosim。最终仿真结果表明，所设计的电荷泵锁相环实现了设计要求，它的锁定时间大于0.090ms，小于1.162ms，当参考时钟为100MHz，VCO工作在400MHz时，Jitter均方根值为134.83ps，折合成相位噪声则为—62.8dBc@1MHz。