随着半导体技术的发展以及集成电路制造工艺的进步,存储器已经无法满足处理器对数据访问和存储的高速度、高带宽、大容量的需求。DDR3 SDRAM作为新一代的DDR内存,依靠其高效的数据传输速率、廉价的成本、良好的兼容性和大容量的存储在计算机、消费类电子及移动通信等领域得到了广泛应用。存储控制器作为计算机系统中的重要组成部分,它是微处理器与存储器之间数据交换的桥梁和纽带,其性能的优劣直接决定了计算机整体性能的发挥。因此对于存储控制器的研究具有重要的现实意义和理论价值。作为可编程逻辑器件,FPGA具有集成度高、结构灵活以及开发周期短等特点。FPGA的快速发展加速了其在产品设计、功能仿真等方面的应用,同时,FPGA在ASIC原型设计与验证中也常有惊人的表现,本课题的大部分验证工作均在FPGA器件中得以实现。本课题首先分析了当前存储控制器的国内外发展现状,参阅DDR3技术规范JEDEC79-3A以及相关资料,然后对现有的相关技术进行了认真研究与比较,取其精华,弃其糟粕,提出了基于FPGA的DDR3 SDRAM控制器设计方案,课题中主要从传输层和物理层ALTEMEMPHY两个部分对其进行设计。物理层采用了Altera公司所提供的DDR3存储控制器接口。本文主要对传输层的各功能模块进行了详细设计,并对一些关键模块如指令译码模块、状态机模块、异步FIFO模块等进行了RTL级仿真。