随着物联网的普及,人们对通信的要求变得越来越高,因此5G技术得到了快速发展。模数转换器(ADC)是通信芯片中很重要的部分,由于其对性能和功耗的要求很高,因此低功耗、宽带宽的Sigma-Delta ADC成为了热门的研究方向。传统的Sigma-Delta ADC多数采用基于电压域量化的Flash ADC作为子量化器,此结构需要用大量以运放为基础的比较器来达到高速高精度,这会消耗大量功耗和面积。在CMOS特征尺寸缩小、电源电压下降的当下,要获取更快的开关速度和更高的晶体管集成密度变得十分容易,但这也使运放等高性能模拟电路的设计变难,电压域量化的模数转换器变得不再适用。相对而言数字电路却随着工艺的提升获得了更快的速度及更低的功耗,最重要的是时域分辨率得到了显著的提升。这为低功耗设计提出了一个转换思路,即将电压域量化转换成时域量化。本文结合时域量化及Sigma-Delta调制器的优势展开了研究。为了实现低功耗的时域量化,通过多方比较本文采用了以环形振荡器为基础的时域量化器。基于VCO的数学模型分析了相位域量化的可行性,并通过Simulink搭建了其行为级模型进行仿真验证,结果证明VCO量化器不仅能实现量化功能,还具有一阶噪声整形的特点,契合Sigma-Delta调制器的需求。为了提高VCO的线性度,本文分析了环振延时单元的数学模型,发现每个单元的延时与其充放电电流有关,基于此设计了一个线性的电压电流转换电路,以镜像电流来控制每个延时单元的延时,进而控制环振的频率。考虑到环振的振频对延时单元的失配很敏感,对延时单元采用并联的方式来减少失配引入的非线性。VCO量化器的晶体管级电路的仿真结果证明了其作为量化器具有相对较好的性能。为了减少非线性对调制器性能的影响,降低电流舵DAC的非线性显得十分必要,因为其所引入的非线性无法被环路整形。根据分析提升其输出阻抗和减少毛刺电流是提升非线性性能的关键所在,为了提升输出阻抗采用了增益提升电路来进一步地提高Cascode电流镜的输出阻抗,以减小输出电流的波动。为了减少毛刺电流在开关管和输出管之间添加了一组隔离管来隔绝回踢,并重新设计了高低交叉缓冲器,利用MOS管的阈值损失来控制输出控制电压的摆幅以进一步减少毛刺电流。电流舵DAC的晶体管级电路的仿真结果证明其输出电流具有较好的波形。基于Simulink的建模分析,搭建了晶体管级的环路滤波器、VCO量化器及电流舵DAC等电路,构建了一个完整的连续时间Sigma-Delta调制器。采用TSMC 65nm工艺进行仿真验证,工作电压为1.2V,工作频率为640MHz,信号带宽为20MHz,通过Spectre仿真并将数据进行FFT分析,结果显示SNR为83.2dB,SNDR为76.1dB,有效位数为12.34bit,功耗为12.3mA,达到了一个相对较好的性能指标。