论文部分内容阅读
随着CMOS工艺的不断发展以及工艺结点逐步减小，FPGA的集成规模迅速增长。互连资源因占据了芯片的大部分信号延时和芯片面积而成了影响FPGA时序性能和面积开销的关键因素。三维集成技术是一种能有效减小互连线线长的技术，通过该技术实现的三维FPGA成为了下一代吉规模FPGA最具潜力和可行性的解决方案。在SoC发展的大背景下，FPGA系统逐渐成为集成各种IP核的可重构平台。但是目前学术界研究的三维FPGA没有考虑集成IP核对结构性能的影响，因此本论文对集成IP核的基于三维开关盒的三维FPGA的结构研究具有重要的理论和实用价值。 学术界评估FPGA结构的方法主要有解析建模方法和通过CAD工具的实验方法，前者耗时少但并不能得到精确的结果，后者则与之相反。目前三维FPGA结构探索中为了结果精确大都借助CAD工具进行实验验证。本论文针对需要研究的集成IP核的基于三维开关盒的三维FPGA，基于开源CAD工具VTR1.0设计实现了三维FPGA布局布线工具3D-VPR。 本文依据VPR提供的默认二维FPGA结构引出了集成IP核的三维FPGA结构，并设计了改进型的Wilton-more三维开关盒，提高了互连资源的连通性。通过3D-VPR研究了芯片堆叠层数、垂直通道宽度、开关盒分布以及IP核的分布对三维FPGA性能的影响。研究表明，随着堆叠层数增加，芯片的线长、延时和单层芯片面积性能都有所改善;垂直通道宽度的增加会增加面积开销，但也能减小线长和关键路径延时;开关盒的异构和同构分布的线长、延时和布线面积性能基本相当，但考虑逻辑块对齐后，异构分布的布线面积开销更大;相较于IP核同构分布的三维FPGA，本文提出的三维异构FPGA在增加部分面积开销的基础上改善了芯片的线长和关键路径延时性能。