在信息爆炸式增长、超级计算能力日益重要的今天,依靠微缩晶体管提升计算性能的方式难以维持,冯诺依曼架构的存算分离瓶颈使这一问题日益凸显。忆阻器是一种新原理纳米信息器件,凭借低功耗、高速度、高集成度、兼具计算存储融合的优势,成为“后摩尔”时代突破冯诺依曼计算架构的关键器件。本文针对适合于二值逻辑计算的非晶硅基忆阻器件进行了电学测试分析,结合忆阻器电化学导电机理,建立了可用于电路仿真的非晶硅基忆阻器紧凑模型。采用择多-非-图(MIGs)逻辑架构,设计了基于忆阻器的非易失基本逻辑运算单元,该基本单元不仅可以实现完备的MIGs逻辑计算,还与忆阻器的存储结构crossbar兼容,实现了计算存储融合。最后,设计了基本计算单元的级联方法,采用本文设计的非晶硅忆阻器紧凑模型,仿真实现了crossbar阵列中一位全加器的运算,且运算步骤和参加运算的忆阻器数目较少,在同类研究中处于先进水平。本文的主要工作如下:第二章综述了忆阻器的物理模型及基于忆阻器的MIGs计算方法。首先综述了忆阻器的宏观物理模型和随机物理模型,其次对基于忆阻器的逻辑计算原理及MIGs计算方法进行了介绍。第三章对非晶硅忆阻器进行测量分析,建立器件的SPICE模型。首先测量忆阻器的电学特性,分析器件厚度、温度、操作电压对器件特性的影响;其次结合忆阻器电化学导电机理,依据测量得到的非晶硅忆阻器的电特性数据,建立忆阻器的宏观物理模型。与传统模型相比,添加了延迟时间的随机性,改善了周期间的连续性,最后建立器件的SPICE模型。与实测数据对比,证明该模型可以较好的模拟非晶硅忆阻器的电路特性。第四章对忆阻器在计算存储融合方面的实现展开了研究,设计了一种基于MIGs逻辑框架的忆阻器逻辑运算单元,并通过逻辑单元级联实现了全加器。首先设计基于非晶硅基忆阻器的MAJ?????与INV逻辑的电路结构及计算序列,通过SPICE仿真MAJ?????与INV逻辑下不同输入对应的输出,证明该设计方案能够在非晶硅忆阻器交叉阵列中实现两种基本逻辑单元。其次通过使用基于忆阻器的逻辑单元实现了复杂逻辑的计算,文中以一位全加器的功能为例,首先对一位全加器的逻辑函数进行化简,设计了一种运算步骤少、使用忆阻器数量少、关键器件使用次数均衡且、激励电压复杂度低、控制逻辑可重复性高的一位全加器电路实现及计算方法。通过对该方案进行仿真,证明该方案可行,且性能优异。