在B3G项目(国家“863”FuTURE计划)中,电子科技大学负责下行链路设计,主要是基于现场可编程门阵列(FPGA)进行开发。B3G的接收机从射频前端接收到数据后传输到基带部分,再通过各个数字信号处理模块完成所需要的接收工作。在射频与基带之间需要一个接口,来协调处理他们之间的运作。本文讨论的B3G射频基带接口硬件是基于Xilinx Virtex-II ProVP70的FPGA进行开发的。在整个设计中用到了该FPGA内嵌的PowerPC405硬核,这可以极大的方便整个设计过程。基带射频接口通过SPI协议来传输射频控制字符;此外还加入了一个串口控制器,用其完成对射频数据的监控;为了方便B3G射频基带接口的调试,将ChipScope?核也嵌入到了平台中。第一章概述了本文的研究背景、课题来源,并介绍了整篇论文的研究方向与最终成果。第二章详细介绍了与该接口相关的自动增益控制(AGC)、自动频偏控制(AFC)、自动功率控制(APC)的基本原理与其在B3G系统中的要求。同时根据B3G的特点与实际测试的结果,进行了多方面性能上的改进。第三章是整个论文的核心,它对整个B3G射频基带接口的设计做了详细的讨论。整个接口的设计在本章中分成了Verilog代码部分与PowerPC405部分。前者主要是完成AGC所需的信号能量累加计算、频偏值的传递等工作,后者则是完成具体的AGC、AFC、APC控制字符的计算,并将其发送出去;在整个PowerPC部分还加入了一个RS232模块,可以通过其在电脑上监控信号的参数指标。此外在整个设计中还有一个Chipscope模块,它可以方便的监控PowerPC总线上的数据传输,从而排除设计中的错误。第四章是在外场对整个系统做测试的结果。本论文重点突出了射频基带接口的性能结果。通过多方面的反复测试,性能完全达到了所要求的指标。最后,第六章对全文进行了概括性总结,明确了下一步有待进行的工作和未来的一些研究方向。