论文部分内容阅读
DDS具有频率分辨率高、相位捷变和相位连续的特点，在任意波形发生器、相控阵雷达以及电子对抗等领域有着广泛的应用。能直接输出微波频段信号的DDS更是相关应用领域的核心器件和热点研究课题。本论文重点开展工作频率达到GHz的超高速、低功耗和高无杂散动态范围的DDS研究，并取得如下成果: (1)对DDS的系统架构开展研究，分析和比较了现有DDS架构的优缺点，并提出了一种基于非线性DAC粗量化和ROM细量化的混合DDS架构，该架构具有速度快、无杂散动态范围高、硬件开销小和功耗低的特点。 (2)针对影响DDS速度和功耗的相位累加器电路，采用了流水线技术来提高其工作速度并将异步时序的思想引入流水线相位累加器的频率控制字的载入电路中，可以有效的降低功耗;针对影响DDS速度的ROM模块，提出了一种适用于BiCMOS工艺的伪差分只读存储阵列(ROM)。 (3)针对影响超高速DDS无杂散动态范围(SFDR)的DAC电路，在分析了电流源失配、时序误差和电流源有限输出阻抗等非理想效应的影响后，研究了超高速DAC的关键技术，包括电流源阵列的布局、输出阻抗平衡技术等，并提出了一种基于电流源开关顺序优化的DEM技术，采用该技术可以提高DAC的SFDR。 (4)研制成功两款超高速DDS芯片，其中4GHz32bit DDS芯片采用0.25μm SiGe BiCMOS工艺设计，测试结果表明该芯片低频SFDR大于58.56dBc，在第一奈奎斯特区内最差SFDR大于45.9dBc，功耗为3.46W，可以实现100MHz的跳频速度。2GHz32bit DDS芯片采用0.13μm CMOS工艺设计，测试结果表明该DDS芯片低频SFDR大于71.9dBc，在第一奈奎斯特区内最差SFDR大于46.38dBc，功耗为450mW。 (5)采用本文提出的基于开关电流源顺序优化的DEM技术在55nm CMOS工艺上实现了一款3GSps14bit DAC芯片的设计和流片，测试结果表明该DAC芯片低频SFDR大于74dBc，在第一奈奎斯特区内最差SFDR超过50dBc，功耗为500mW。