当今电子技术快速发展,大规模高速数字电路越来越多的应用到电子系统中。激烈的市场竞争要求一个产品从设计到投放市场的时间越短越好,很多产品的研发时间大部分是花费在为解决高速印刷电路板设计中存在的电源完整性问题上,电源完整性问题对系统性能的影响越来越突出,会导致电压不稳、产生电磁干扰、系统工作不稳定和PCB板翘曲变形甚至烧断线路等问题。利用电源仿真分析的方法,可以在PCB设计阶段尽可能地发现并解决隐藏的电源完整性问题,最大限度地减小产品设计失败的概率,提高电路系统工作的可靠性,提高一次成功的几率,从而缩短开发周期,降低开发成本。本文基于高速数字电路理论和电源完整性基础理论,对高速数字电路的电源网络设计做了比较详细的分析与研究。主要工作如下:首先,在电源完整性方面,介绍了电源分配网络系统的组成,分析了布线设计对电源阻抗的影响,验证了电容布局方式降低PDN阻抗的方法。利用仿真工具PowerSI以及仿真流程进行实例仿真。其次,在PCB设计方面,主要基于Cadence公司的PCB设计流程,运用Allegro软件进行高速数字电路的PCB设计,主要分为布局设计、叠层设置、布线设计等,重点在电源网络的布线设计。最后,基于高通MSM8909芯片平台的PCB设计,根据仿真结果分析,针对其存在的电源完整性问题,提出了具体的布局与布线优化方案,经过修改后进行仿真验证,该设计已经能够满足高通的电源目标阻抗的要求。