随着现代芯片工艺技术的飞速发展,片上系统(SoC:System-on-Chip)设计已成为主流,单一芯片所包含的模块越来越多,设计呈现出复杂性。通过SoC的设计方法,降低了芯片的设计成本,优化了芯片面积,大大提高了芯片的整体性能。物理设计在超大规模集成电路中起着至关重要的作用,目前的VLSI(Very large Scale Integration)物理设计中广泛采用层次化的分级设计方法,一般分为划分、布图规划、布局及布线等阶段。布图规划是VLSI电路物理设计中的重要的一环,尤其是在片上系统设计中,布图规划的好坏往往对布局、布线的结果甚至最终芯片的性能有很大的影响。本文介绍了超大规模集成电路物理设计中各个阶段的相关算法,包括划分算法、布图规划表示法、布局算法以及布线算法,并且对布图规划约束做了简单的介绍,其中包括对齐约束、邻接约束、预置约束、边界约束和聚类约束,提出了布图规划约束嵌入算法。通过对IBM-HB+Benchmark嵌入布图规划约束,研究了布图规划约束对VLSI物理设计中各个阶段的影响。前置嵌入布图规划约束的实验表明,嵌入约束后芯片设计面积、布线长和空白占比有一定程度上的减少,运行时间基本维持不变。对布局阶段的对比结果分析可知,嵌入约束造成了电路中半周长和算法运行时间一定程度的增加;在布线阶段的对比结果分析可知,嵌入约束造成了线长和运行时间明显的增加。后置嵌入布图规划约束的实验表明,嵌入不同的约束对物理设计的布局和布线影响不同,并且嵌入约束的模块比例不同对电路设计性能的影响也是不同的,随着嵌入约束模块比例的增加,半周长也有一定程度的增加。