随着电子与通信技术的迅猛发展,系统对测试信号的指标要求越来越高,对测试信号的种类需求趋于多样化,因此对高性能信号发生器的研究具有重要意义。为满足复杂系统的测试需求,对任意波信号发生器采样率,稳定性以及带宽等性能的研究有待提高。鉴于以上存在的问题,本文提出了基于“FPGA+高速DAC+调理电路”的多链路信号发生器的设计方案。(1)研究了波形合成的基本方法,对具有精度高、频率转换快等优点的直接数字频率合成(DDS)技术进行了研究,为后续研究奠定理论基础。(2)提出了基于FPGA为核心芯片的波形合成与数字调理方法,充分利用了FPGA高速并行运算与可重构的特性。采用并行结构的DDS技术完成了波形的合成和调制,包括标准波、任意波及调制波(AM,FM,2FSK以及SWEEP)的设计,实现了宽带信号的输出。利用压缩存储技术和抖动技术有效的改善了信号杂散,提高了输出波形质量。完成了数字信号幅度、偏置等性能的调理和高频信号FIR滤波设计。(3)采用子母板的设计方式将高速数字电路和模拟调理电路进行隔离,对FPGA外围电路、DA转换电路、AXIe总线接口以及调理电路进行了设计。完成了PCIe通信接口、指令解析、DA接口配置、存储器接口等FPGA内部逻辑设计和上位机界面的设计,实现了信号发生器的软硬件设计。(4)完成了多链路信号发生器软硬件的调试与验证,对系统输出的多种波形与各项性能指标进行了测试。系统测试结果表明:所研制的多链路信号发生器软硬件工作正常;实现了任意波形的产生和调制功能,输出波形的频率范围、精确度以及幅度和谐波指标均达到指标要求;实现了多链路、高采样率和宽带信号的输出,系统工作稳定可靠。