相对于固定频率通信系统,跳频系统的工作频带加宽,抗干扰能力和抗截获能力增强,具有码分多址和频带共享的组网通信能力。跳频系统是瞬时窄带系统,易于与目前的窄带通信系统兼容。本文设计了一种全数字高效的跳频同步系统,详细介绍了其基于FPGA硬件平台的实现方案。为此,本文介绍了跳频通信系统的相关理论,包括工作原理、系统组成及其关键技术。设计了基于m序列的跳频序列,提出了待设计跳频通信系统的相关指标,给出了系统的整体实现方案。针对几种主要的干扰信号,分析了跳频系统的抗干扰能力。重点介绍了跳频系统同步实现方法,包括外同步法和自同步法。并对它们的性能进行了分析比较。针对跳频同步的实际设计,本文在基于Altera公司Stratix II系列FPGA的硬件开发平台基础之上,给出了基于Verilog HDL语言的跳频通信系统的软件实现方案,包括总体设计方案以及具体的实现细节。主要包括调制解调逻辑设计和跳频图案同步设计;调制逻辑设计采用了直接数字频率合成技术;解调逻辑设计采用了非相干差分解调方式;捕获采用了快速出局捕获方法,跟踪设计采用了计数跟踪的方法;经过现场调试和实验分析,系统的设计达到了预期的效果,在短时间内达到精确同步。该方案具有抗干扰能力强,捕获时间短,结构简单等优点,在跳频通信中具有广泛的应用前景。