随着微电子技术和产业的发展，微电子器件日益小型化和集成化。因此高介电常数材料在微电子器件中，特别是在动态随即存储器(DRAM)中有着广泛的应用前景。 近年来一种不寻常的体心立方钙钛矿结构的材料CaCU3Ti4O12(CCTO)由于其具有高介电常数而引起了研究人员的关注，成为一种有重要实用价值的新型巨介电常数材料。它介电损耗比较低，介电常数却很高，在常温、1kHz频率下达104，温度稳定性非常好。相对于有类似性质的晶界层电容器材料，它的制备工艺简单，无需在还原气氛下高温烧结使晶粒半导化、再在氧化气氛下低温烧结使晶界绝缘化的两步骤。相对于导电相，绝缘相复合高介电材料，它结构简单，损耗不高。 本论文主要采用固体粉末高温烧结法研究了CCTO陶瓷合成与烧结的过程以及烧结对介电性能的影响；还系统研究了掺杂Cr2O3及Nb2O5对材料结构和介电性能的影响；并在上述研究的基础上进行CCTO/PVDF聚合物复合材料的研究，初步探索复合材料的制备工艺及介电行为。 研究发现，合成时间和合成温度都对反应进程有影响，但合成温度起着决定性的作用。球磨破碎也会促进反应进行，所以在本次实验中采用在合成工艺与烧结工艺中间对合成粉体进行球磨破碎。烧结温度过高或过低会使材料中存在气孔，导致介电性能下降。结果表明最佳合成温度为950℃，保温12h；理想的烧结温度为1100℃，保温12h。烧结温度的升高会提高样品的致密度及晶粒大小，从而使其介电常数增大、介电损耗降低。烧结温度为1100℃时，1MHz下其介电常数及介电损耗分别为4165、0.399。 Cr2O3和Nb2O5掺杂的CCTO陶瓷均不会改变材料的体心立方结构。掺杂可以有效抑制晶粒的长大和提高密实度。掺杂后的陶瓷在一定掺杂量范围内降低陶瓷的介电损耗。当Cr2O3掺杂含量为0.4wt％时，1MHz条件下可将样品的介电损耗由0.782降至0.488，但同时也降低了介电常数；当Nb2O5掺杂含量为0.4wt％的样品对介电损耗的影响最大，1MHz条件下可将样品的介电损耗降至0.232。 采用两种成型工艺制备了CCTO/PVDF介电复合材料，研究发现先预压成型后加热制备的复合材料界面粘结较好。随着陶瓷含量的增大，聚合物基介电复合材料的介电性能成非线性增大。当CCTO含量为60％时，材料的介电常数最大时为纯PVDF的24倍，而相应损耗只有0.092。而陶瓷含量约70％时出现渗流效应，介电损耗突然增大。