Turbo码的出现是纠错编码史上的一个重大突破,它具有在低信噪比下接近Shannon理论极限的优异译码性能,在许多通信系统中都有很大的应用前景。本文主要研究的是Turbo码的编码和译码算法及其FPGA硬件实现。首先,介绍了课题的研究背景和Turbo译码的国内外研究现状;其次在介绍Turbo编译码原理的基础上对目前常用的各类译码算法进行介绍和性能分析;接着主要研究Turbo码译码器的设计,最后用硬件实现了其电路。　　本文分别对Turbo码的MAP算法,Max-Log-MAP算法,Log-MAP算法、SOVA算法等进行了推导。在深入分析译码算法的基础上,决定采用Log-MAP算法作为本系统的译码算法。在对该系统的硬件实现过程中,为了节约硬件资源和减少延时,对Log-MAP算法进行了一些改进。在系统设计中,根据FPGA技术的优点,采用“自上而下”和“自下而上”结合的设计方法,通过适当的模块分割,将Turbo码的译码器分为三大模块: Log-MAP译码单元模块、交织/解交织器模块和控制信号产生模块。　　本文针对编码器中的延时模块采用一种类似于交织器的方式来实现延时功能,使其精度更高,编码效果更好。并对译码器进行了研究,给出了一种查找表法来实现复杂的 E函数,此方法明显的简化了系统的运算复杂度。在硬件实现Log-MAP算法过程中,通过巧妙地改变前向矢量的计算顺序,减少了系统占用的硬件资源。最后利用 Quartus II软件对编译码系统做了计算机仿真,结果表明本系统实现的Turbo码译码器的误码性能较好,具有一定的实用价值。