近年来,蓝牙、WI-FI、GPS等通信方式的迅速普及推动了便携式无线通信设备的发展和应用。实现更低的功耗水平从而延长电池续航时间成为业界不断追求的目标。作为收发机的主要的耗能模块,超低功耗ADPLL是实现系统低功耗的关键。而降低电源电压是实现低功耗的一种直接而有效的途径。本次设计是作为近阈值电源电压ADPLL设计的一个重要部分,对近阈值电源电压下时间数字转换器的实现进行了深入的研究。论文首先介绍了TDC的发展过程,TDC的基本工作原理,介绍了多种TDC的基本的电路结构并分析了不同种TDC的优缺点。通过对ADPLL的环路分析,从理论上推导TDC的分辨率对ADPLL相位噪声的影响。为了实现高性能的ADPLL,TDC必须具有很高的分辨率。本次设计采用两级量化的TDC结构,通过时间放大器对量化余量进行放大,从而实现二次量化。设计实现一种增益可扩展的时间放大器,提高了TDC的时间分辨率。最后对近阈值电源电压下ADPLL进行探索性研究,对另一个高耗能模块数控振荡器进行设计,采用电流复用技术和电容桥接技术,实现一种近阈值电源电压下高精度的数控振荡器。本次设计基于130nm CMOS工艺对两级时间数字转换器进行设计和仿真,仿真结果表明两级量化时间数字转换器的分辨率为2.5ps,动态范围为640ps,DNL最大值为0.9,INL最大值为2.3,4倍时间放大器的增益误差为8.2%。基于0.13 CMOS工艺的数控振荡器进行设计和仿真,振荡频率为2.377~2.539GHz,1MHz偏移处的相位噪声为-124.3~-130.9dBc/Hz,频率步进为40kHz。