本文的主要研究对象是Reed-Solomon译码器的实现。通常RS译码器作为数字基带的一个模块一般选择ASIC的方式来实现,通过对架构的精心设计来折衷应用的需求比如功耗、面积等。所以RS译码器ASIC架构经过的几十年学者的研究和不断演进,始终没有停止。但是ASIC有一些其固有的缺点：开发周期漫长,流片成本高昂。于是更加低成本短周期的实现方案在不断的发展之中,这些研究和已工业化的技术,都是朝着一个方向：尽量多的使用软件的方式来完成RS译码的功能。基于以上的背景讨论,本文共完成了两种实现方案：ASIC实现了机遇CMMB的多模式RS译码器；和多核平台上实现了纯软件的高吞吐率RS译码程序。首先基于CMMB标准的需求设计了多模式的RS译码器的ASIC硬件架构,提出了一种多模式的RS译码器架构,能够最大程度的节省功耗和面积；流片测试结果显示,本结构能够工作在很高的时钟频率下,面积和功耗较同类工作有一定优势。之后,对RS译码算法的流程进行了深入的分析,对其进行适应于多核平台的算法并行性划分,包括流水线并行、任务并行和数据并行,并将RS译码器采用纯软件的形式在多核平台上实现,仿真结果显示吞吐率能够达到非常高的水平,较同类软件实现的方案有很大的性能优势。通过以上两个方面的工作,对比分析了通信领域的应用的这两种实现方案：ASIC实现与纯软件实现各自的优势与劣势；并对用于通信应用的多核处理器平台的发展方向进行了初步的分析。同时,在做RS译码器多核软件实现的过程中,受困于处理器的使用工具链的缺乏而导致的多核应用程序开发过程困难,故设计了一款基于多核处理器的软件调试平台,帮助多核程序员在调试其软件代码,一定程度上降低了debug的代价。