目前在大多数应用中,高速计算的必要性增加了对高性能、高速处理器的需求。然而,由于电路器件的寄生电容,在芯片的有限面积上分布一个高速时钟是非常具有挑战性的。另一方面,高速时钟要求时钟发生器具有低偏移和低抖动,以避免时序故障,这在微波射频下很难实现。克服这一挑战的一个有效方法是使用旋转行波技术。旋转行波振荡器作为旋转行波技术的核心电路,由于其能够产生并分配高频时钟信号而引起研究人员的极大兴趣。在设计旋转行波振荡器之前,首先采用相同的工艺设计了两个电感电容结构的压控振荡器。两个压控振荡器具有相同的元件尺寸、偏压电流、电源电压和布局方式,但是谐振器中的电感不同。两个谐振器中的电感具有相同形状、宽度和间距,但长度不相等。通过对两个压控振荡器振荡频率的仿真与测试比较,可以获得全定制电感的实测值与仿真值之间的偏差结果。该结果为旋转行波振荡器振荡电路的设计提供指导。然后设计旋转行波振荡器基本电路,并推导出旋转行波振荡器的振荡频率、功耗和相位噪声。旋转行波振荡器基本电路结构分为振荡电路,能量补偿电路和输出缓冲电路。振荡电路是基于传输线效应,能量补偿电路采用的是无尾电流源偏置的互补交叉耦合CMOS反向器对,输出缓冲电路由缓冲放大器和AC耦合电容组成。此外,为了扩展旋转行波振荡器的频率调谐范围,采用工艺库中的可调电容来实现;以及通过串联隔直电容来实现相位噪声的降低。最后是版图设计、流片实现与测试。所设计的版图具有高度对称性,面积仅为425.99μm×425.99μm。在仿真与测试环境中,控制电压范围均为0-1.2V,步长为0.05V。仿真得到振荡频率范围是:9.653-12.499GHz,偏移中心振荡频率1MHz处的相位噪声范围是:-115.940～-121.564d Bc/Hz。测试得到振荡频率范围是:9.542-12.134GHz,偏移中心振荡频率1MHz处的相位噪声范围是:-105.33～-114.27d Bc/Hz。