论文部分内容阅读
ICNIA通用信号处理板主要目的是构造ICNIA系统中中频及基带信号的通用化数字处理平台,并完成与主控计算机之间的通信接口功能。为达到把通用信号处理板设计成高效率、高性能,可动态分配任务的处理单元,并具有较大的灵活性和可扩展性,在大量阅读文献、搜集资料等基础上,逐渐形成了设计方案,确定了器件选型,完成了通用信号处理板硬件组成设计:1.通用信号处理板采用A/D+D/A+大规模FPGA+高速DSP的电路组成方式;2.通用信号处理板包含两个处理通路,以支持对两路信号的处理,每个处理通路包含一片A/D,一片D/A,一片FPGA,一片DSP;3.通用信号处理板与VME总线接口之间进行总线隔离和驱动,采用专用接口芯片实现与LVDS串行总线接口;4.通用信号处理板包含一个40M温补晶体振荡器,采用一片CPLD将两路结果复用为一路与VME总线接口;5.通用信号处理板采用2个DDS控制2个A/D的采样频率。ICNIA系统信号处理包括对HF/U/VHF、IFF、SSR、TACAN/DME/P、MLS、ALT、罗盘等功能的中频信号数字化处理。为实现信号处理平台的可配置、可重构及通用性、可互换性,设计中对信号处理板按满足最复杂的CNI信号处理的要求设计。在设计方案中重点解决了:①主控计算机与通用信号处理板之间的高速通信主控计算机与通用信号处理板之间的高速通信是本方案的一个关键技术,我们采用FPGA来实现VME总线从模式接口。本方案中主控计算机与通用信号处理板的通信接口采用32位VME接口,时钟速率为16M,完成控制信息和处理板程序代码的传输。②高稳定度、高采样时钟设计通用信号处理板内的高稳定度、高采样时钟设计是本方案的另一关键技术,高稳定度、高频率采样时钟设计是影响通用信号处理板处理性能的关键,为适应综合化系统多种信号处理模式采样时钟可变的需求,本方案采用DDS+DCM实现。③可动态编程FPGA加载电路设计由于FPGA需要进行配置的容量较大(10Mbits),加载时序和代码格式转换复杂,对它的动态编程是该方案设计实现的一个难点。本方案中FPGA加载电路采用DSP作为控制微机,通过多次于主控计算机进行数据交换实现对其的动态编程,可完成从主控计算机到板上FPGA的动态加载和模块EPROM本地加载。本方案采用DSP扩展总线与VME总线相连,充分发挥DSP扩展总线的接口功能,实现通用信号处理板与主控计算机之间的高速互为中断通信方式;采用DDS+DCM技术实现高稳定度,高采样率,可变频率采样时钟设计;采用灵活的电路设计实现大规模FPGA的动态可编程。本方案在电路设计上灵活性很高,可配置性大,在方案设计时,充分考虑了可能的算法及其复杂性,为进一步的软件功能设计提供最优的硬件配置。本方案在器件选型、器件组合等方面都有一定的先进性。