论文部分内容阅读
随着远距离无线通信技术的发展与进步,对无线终端通信设备的设计要求也越来越复杂,集成度、带宽、功耗以及抗阻塞性能等依然是设计中的难点与瓶颈。射频前端作为接收机的第一级有源电路,容易受到阻塞信号的干扰,因此,实现射频前端电路的抗阻塞能力为后续电路正常工作的一个保障,显得尤为重要。本文将对抗阻塞射频接收机前端的关键模块进行分析研究,并分析设计前端模块中的低噪声放大器(LNA)、由无源混频器(MIX)与基带电容组成的阻抗转移网络以及输出端缓冲电路(BUF)。本文基于TSMC 0.18μm RF CMOS工艺,工作频率为0.9GHz~2.4GHz,完成了多模多标准抗阻塞接收机射频前端中关键模块的电路设计。本文设计的前端电路采用电压模架构。作为第一级电路的低噪声放大器(LNA)设计为共栅(CG)的电容交叉耦合电路形式,设计中采用了跨导倍增技术,除此之外,采用源极电感负反馈技术提高电路的线性度,以及采用峰化电感优化电路后续的带宽性能。结合本文的设计要求,设计了由单平衡混频器组成的双平衡无源混频器电路,并与基带电容组成阻抗转移网络。本振信号由占空比为25%的非交叠理想信号。阻抗转移网络具有带通滤波器的特性,与LNA共同作用实现抗阻塞的性能。最后,设计了输出缓冲电路(BUF)以实现电路的输出匹配。本文使用Cadence Virtuso软件进行电路结构与版图的设计与仿真。后仿真结果表明,电路模块工作电压为3.3V,工作频率为0.9GHz~2.4GHz时,整体电路的噪声系数(NF)小于4.5dB,电压转换增益(VCG)大于15dB,输入匹配(S11)与输出匹配(S22)均小于-10dB,在频偏80MHz处的阻塞信号抑制比大于10dB,当频偏80MHz处存在0dBm的阻塞信号时,电路噪声系数NF为8.99dB,满足设计指标。