在图像处理领域中,图像缩放技术发挥着非常重要的作用。图像的分辨率调整和格式变换都需要用到图像缩放技术。随着大规模集成电路和多媒体技术的发展,利用硬件来实现视频图像缩放已成为图像处理研究的一个重要课题。为了达到图像缩放的理想效果,很多先进的scaling算法相应而生,并且考虑到图像处理中不同的要求而采取不同的scaler实现方式。图像缩放模块是scaler的核心部分,它是scaler中主要的运算单元,并且完成图像缩放的基本功能。所采用的核心算法以及使用的结构设计决定着缩放性能的优劣,也是控制芯片成本的关键。因此,本文从缩放模块的设计入手,对scaler的总体结构进行了设计。通过对图像缩放中常用算法的学习和比较,采取双线性插值法完成FPGA验证,并对逻辑运算和硬件实现进行了改良,降低其运算复杂程度,提高了运算速度。通过对验证结果的分析,证明双线性插值算法和其硬件的实现模块全都得到了预期效果。从验证结果中可以看到本设计具有的几个特点：1、如果改变输入原图像的分辨率,scaler能够正确识别并将结果显示输出。并把算法中的逻辑运算进行改良,简化硬件实现难度；2、支持多种像素格式,包括RGB888、RGB565、RGB555、YCbCr422和YCbCr444;3、经处理后的图像显示位置自动调整最佳。