Turbo码以其非常优异的译码性能广泛应用于现代通信系统中。然而在CPU上仿真实现的Turbo码译码因为其繁复的译码算法,存在较大延迟。针对这个问题,本文研究了不同的方案。本文首先介绍了Turbo码的基本理论知识。说明了Turbo码编码结构,之后详细说明了3GPP LTE标准下的Turbo码编码方案。最后结合Turbo码译码方案进行了仿真,并考察了不同参数和不同译码算法下的译码性能。然后针对串行译码延迟,介绍了最有效的分块并行译码。它把每帧数据分割为相同长度的子帧,即若干个子块,并用相同的译码器分别进行译码。这样若干个子块就能同时进行Turbo码译码,大大缓解了译码延迟的问题。但同时也以误比特率为相应的代价。因为分割为子块后,每个子块的边界值无法确定。本文中三种方案都采用了合理的边界递推变量初始化方案,分别在CPU上进行译码仿真。针对在CPU上的译码仿真并不是真正并行译码的问题,接着引入了CUDA架构。首先介绍了CUDA架构的基础知识,包括多线程的组织与管理、存储器结构、编程模型。然后介绍了简单并行译码方案,详细说明了内核函数、递推变量的并行方式、存储器容量,最后给出了仿真分析。针对简单并行译码方案的劣势,仿真分析了基于CUDA的Turbo码分块并行译码方案。在存储器方面,它有了较大的改进。并与在CPU上实现的Turbo码译码进行了对比分析。论证了CUDA上Turbo码并行译码的可行性和加速功能。