集成电路生产工艺正如摩尔理论(单芯片上所能集成的晶体管数目每18个月翻一番)预料的速度飞速发展，一块芯片上集成的门数已突破千万门，而上市时间却越来越短，一款芯片的设计周期从设计规格书到流片成功可能只需要5个月，这对设计人员提出了更高的要求。同时处理器的功能越来越强大，片上集成了丰富的外设，同时DSP核的处理速度已达到GHz级，这正是为了应对当前日新月异的多媒体应用。由浙江大学信息与通信工程研究所SOC R&D小组开发的具有自主知识产权的DSP处理器——MediaDSP1601已完成流片，芯片采用SMIC 0.18μm 6层CMOS工艺加工，在核心电压1.8V情况下，可工作在0-162MHz。本文在此基础上进行了面向媒体系统应用的MediaDSP1600(简称MD16)IP核的优化设计，着重探讨了数字信号处理器的指令译码问题、具有RISC流水化结构的数字信号处理器的流水线优化以及低功耗问题和IP核面向系统应用的其他相关设计问题。本文通过分析MD16的指令集结构，并根据MD16 IP核的优化目标提出了MD16的译码结构优化设计，与原译码器相比，分层译码结构使得两层译码得以流水化，从而速度更快，而分类译码结构则使不相关的译码子模块不工作，因而功耗更小。在完成译码优化设计后，对MD16的指令集进行了验证，在原指令集验证平台基础上提出了一种指令验证流程，通过指令分类，指令生成，指令运行，结果反馈和覆盖率反馈几个阶段，保证了设计的正确性。MD16的一大特色是有一个类RISC流水线，本文研究了基于RISC流水线的DSP性能优化，通过分析流水线划分，关键路径和数据流信息，采用流水化，逻辑复制等多种方法优化关键路径，达到了优化目标。并通过分析MD16的组织构成，在RTL级进行了基于门控时钟的低功耗设计，使其具有了四种低功耗模式。MD16作为面向嵌入式媒体系统应用的IP核，在经过译码和流水线优化设计后仍需要进行面向系统的相关设计研究。本文研究了IP核面向SoC的两大关键问题：可测性设计和外围接口技术。通过分析基于IP核的嵌入式媒体系统的特点以及该系统中IP核的复用问题，进行了一种基于JTAG的调试器设计研究，实现了IP核的可测性以及测试的复用性。通过分析MD16的总线结构，研究了如何将UART集成到片上实现和外围设备的全双工通信。