自然界中绝大多数的信号都是模拟信号,对于带有环境交互端口的电子设备而言,模数转换器(ADC)电路的使用是不可或缺的,它的性能好坏对系统的整体性能有着至关重要的影响。ADC在无线传感器网络和医疗监护电子设备领域被广泛运用于对信号的长期监测,因此相当有必要在这些电子设备中使用高能效ADC来延长电池寿命。逐次逼近型(Successive Approximation Register)ADC作为一种具有中等采样速度与中等分辨率的ADC结构,主要由数字电路构成,可以在超低电源电压下工作来达到超低功耗,在低功耗设计领域受到广泛关注。因此,对于SAR ADC的动态功耗优化研究,具有重要的意义。本文中首先对SAR ADC的整体结构与工作原理进行了介绍,并对DAC电容阵列网络结构进行了重点研究。在对几种常见开关时序进行了功耗和线性度分析的基础上,提出了一种新型的SAR ADC电容开关时序。该时序采用了部分单调的三电平结构,在高位比较过程中通过上极板采样和电容放电等方法,在低位比较过程中使用类似于单调时序的每一步比较仅对一边的电容进行切换的方法来减少整个比较过程的能量损耗。所提出时序在比较过程中几乎不消耗能量,绝大部分的能量损耗发生在复位步骤。通过MATLAB对几种流行时序进行平均功耗仿真,结果表明,相对于传统开关时序,新提出的时序在使用电容面积和功耗上分别可以达到75%和94.91%的降低。最后,在之前讨论的基础上,本文在SMIC 0.18μm CMOS工艺下设计了一种8位20KS/s低功耗SAR ADC。该设计使用了双倍自举采样开关来应对在极低电源电压下开关管无法完全导通的情况,通过保持栅源电压恒定,采样开关导通电阻不随采样输入信号的变化而变化,增加了电路的线性度。以牺牲一部分输入带宽为代价,使用增加了预放大级的两级纯锁存比较器,消除了比较器电路的静态工作电流,达到了更低的功耗。在逻辑控制模块中采用了基于动态逻辑的控制技术来提高系统的能量效率,使用正反馈锁存器作为寄存器电路来保持比较器输出结果,减少因为电荷泄露所产生的误差,使用TSPC触发器作为存储器电路进一步减少数字电路部分的静态功耗。电路的仿真结果表明,本文设计的低功耗SAR ADC在0.4V电源电压,20KS/s采样速率下,达到的性能为:SNDR为44.65dB,SFDR为53.76dB,THD为-48.95dB,ENOB为7.12bit,最终电路整体功耗为30.27nW,品质因数FOM为10.88fJ/conv-step。