本文针对3G接收机用ADC的系统要求,考虑MDAC模块对系统的影响,分析研究了CFCS(即交换反馈电容开关)技术,并结合CFCS技术与电容逐级递缩技术设计了MDAC模块电路。针对高精度要求,采用CFCS技术,根据不同的温度码输入,选择不同的电容作为余量放大器工作在放大阶段时的反馈电容,降低了对电容匹配精度的要求,提高了系统线性度。针对高速的要求,采用折叠式增益提升运放作为MDAC的余量放大器,其中主运放采用开关电容共模反馈电路,而两个附加运放采用连续时间型共模反馈电路,以稳定运放直流工作点并保证电路的稳定。余量放大器的高增益和高增益带宽积保证了MDAC快速的建立特性。基于TSMC 0.35μm/3.3V硅CMOS工艺模型,在Cadence环境下,对各级MDAC进行了模拟仿真。结果表明,首级MDAC中的运放直流增益为102dB,增益带宽积为1.01GHz,相位裕度为64o,功耗为36mW;首级MDAC建立精度为499.8mV,转换速率为520V/μs,建立时间为4.3ns。研究结果表明,本文设计的MDAC能通过CFCS技术抑制电容失配误差,通过使用电容逐级递减技术进一步减小功耗以优化系统性能,并达到了14b 100Msps流水线ADC的系统指标要求。