在便携设备及工业自动化系统中,往往需要多颗电源芯片提供电能并进行功耗管理,其中LDO和DC-DC是应用最广泛的两种电压转换器。LDO由来已久,早在三极管时代,就已经有使用NPN达林顿管作调整管的形式。随着集成电路技术的发展,LDO大量地采用MOS工艺制作,并在转换效率、负载能力和芯片尺寸上取得突破,较高的性价比和简单的应用方案使其在小功率、降压领域独占鳌头。然而,随着晶体管尺寸的减小和信号幅度的降低,电源的噪声逐渐突出,影响着系统的性能,而且对较低频率的噪声成分,无法有效滤除。在高精度A/D转换器、专业音频系统、射频电路和精密医疗系统中,必须要考虑电源的低频噪声。本文所作研究目的在于减少经典LDO中的低频噪声,尤其是1/f噪声,并在环路设计、负载瞬态响应、电源抑制比等方面进行了考虑。本研究过程如下:首先分析LDO电路的主要噪声来源,选择适合应用的降噪方案;然后针对目标系统的应用需求,使用数学模型对方案中的参数进行定量分析;最后依据模型参数的结果进行LDO整体电路的设计,并列出仿真波形和数据分析结果。本研究中,器件模型参数使用HHNEC CL250 CMOS工艺,系统建模使用Matlab,仿真使用Cadence平台的Virtuoso工具。研究设计结果表明,低1/f噪声LDO在斩波频率为512KHz和1MHz时,10Hz~100KHz内RMS输出噪声电压分别为55.75uV和47.13uV,均达到了小于59.6uV的噪声指标。