近年来,卷积神经网络在图像分类、语音识别及自动驾驶等领域有了十分优异的表现,成为了一大研究热点。然而,移动设备领域存在计算能力及功耗的要求,使得采用图形处理器(Graphics Processing Unit,GPU)完成卷积神经网络加速器的工作非常困难,更多是在云端完成后直接获得结果。为了今后能够在移动端不过多增加成本和功耗的前提下,采用专用集成电路(Application Specific Integrated Circuit,ASIC)完成卷积神经网络加速器工作,减轻云端通信的负载,本课题提出了一种混合型卷积神经网络结构,并在现场可编程门阵列(Field Programmable Gate Array,FPGA)上进行了电路实现,在保证准确率的前提下,减少了大量乘法计算量,完成了卷积神经网络的硬件加速。本文的工作主要包括以下三点:针对卷积层的复杂乘法运算,将卷积神经网络中卷积层的浮点乘法运算通过量化的方式转变成简单的同或(XNOR)计算,保留卷积神经网络中原本的全连接层结构,从而在保障卷积神经网络有效识别率的前提下实现乘法资源的节约;针对卷积神经网络中卷积层的局部感受野特性,本课题设计了一种层间流水结构,极大地发挥了硬件电路的并行计算能力;为减少系统在数据存取上的时间花费并方便计算,本课题提出了一种自然存储策略。结合以上三点,本课题完成了卷积神经网络图像分类算法硬件加速电路设计,并对Lenet-5神经网络进行了针对性测试。本设计在Xilinx Artix-7 xc7z020clg400-1上实现,结果表明,在150MHz的时钟频率下处理单张MNIST数据集中的样本数据仅需要18.97,相比于Intel Xeon E5-2680平台下的804.33速度提升了42.4倍,相比于NVIDIA Tesla K20X平台下的133.5则提升了7.04倍;识别准确率可达到98.4%,只比原始Lenet-5神经网络的98.8%识别率降低了0.4%;乘法运算量下降了85.6%。