随着CMOS工艺的不断进步，器件的特征尺寸越来越小，目前，微电子行业正经历着从深亚微米电子技术到纳米电子技术的转变。随着器件及其内部连线宽度的进一步减小，未来的纳米电路中将会出现大量的信号错误和结构错误，因此，电路的容错设计日益受到研究人员的关注，各种电路的容错方法也相继提出。本论文以电路容错设计为研究对象，从基于马尔可夫随机场模型进行门电路信号容错(抗噪声干扰)设计、组合电路容错性能分析以及时序电路中时钟的自恢复技术三个方面进行研究。首先，对于深亚微米及纳米电路中由于噪声干扰而出现的大量信号出错问题，论文利用噪声的随机性和组合电路的马尔可夫随机场模型，设计了具有良好信号容错(抗噪声干扰)能力的门电路，同时将马尔可夫随机场模型拓展到对复杂电路的设计，完成了一个8位进位前瞻加法器的设计实例，指出其设计复杂度，并进行了芯片的实际加工和测试，得到了良好的抗噪性能结果。测试结果表明，与传统的8位进位前瞻加法器相比，本文设计的基于马尔可夫随机场模型的加法器能够提高24.5dB的抗噪声干扰能力。其次，为了清楚地分析当构成组合电路的基本单元——门电路出现一定概率的错误时整个电路的工作情况，本论文将组合电路的马尔可夫随机场模型和电路的概率转移矩阵有效结合起来，进一步完善组合电路的概率转移矩阵理论。利用该概率转移矩阵，设计人员可以简单而有效的获取电路中各个信号的转换关系，以方便对电路行为的分析。同时，论文基于该概率转移矩阵，提出了多种评判电路容错性能的方法，并结合实际电路进行有效性验证。通过验证表明，上述概率转移矩阵及基于该矩阵评判组合电路容错性能的方法能够能有效的反映电路的输入输出信号情况，可以作为辅助手段指导设计人员在实际电路完成之前，对电路的性能做提前分析，从而对电路进行有效的容错设计；也可以作为CAD软件的设计参考，最终使电路具有更加强大的容错能力和抗干扰性能。最后，为了解决由于噪声、串扰、芯片内部结构缺陷等原因引起的时钟错误问题，论文提出了一种基于时压转换的时钟自恢复拓扑结构：利用时压转换，将难以比较(无参考时钟源)的时间积累转化成容易比较的电压积累，通过检测电压来检测时钟是否出错。同时论文还根据该拓扑结构进行了实际电路设计，通过对电路的系统仿真表明，该电路在SMIC 0.18um的CMOS工艺下能够自适应的完成610KHz—90MHz之间的时钟缺陷自恢复。本文提出的基于时压转换的时钟自恢复电路，能够克服传统时钟自恢复电路规模大、实现复杂和功耗大等缺点，使整个电路结构简单，实现方便，电路的总体功耗非常低。