论文部分内容阅读
2维(2D)SnO半导体薄膜材料及在微纳电子器件中的应用问题受到了人们的广泛重视。近年来，各国科学家们已从 SnO材料及器件的制备研究中发现，SnO具有较大的电子亲和势(3.7eV)，其基本带隙也较小(0.7eV)，同时，SnO还具有较小的电离势(4.4eV)。理论证明，较大的电子亲和势更利于半导体的n型掺杂，而较低的电离势也更利于p型掺杂，因此，SnO氧化物半导体具有的双极导电特性，有望应用于高迁移率沟道薄膜场效应晶体管及CMOS器件的制备中。针对此问题，为探索简单可行的2维SnO半导体薄膜及2D微纳电子器件的制备工艺及特性，本论文采用了射频磁控溅射技术，开展了2维SnO半导体薄膜材料的制备及特性研究工作。主要研究内容如下： 1、在前期研究工作基础上，开展了单层及少层2维SnO层状薄膜的制备工艺、膜层特性影响因素研究。实验中，利用高纯SnO粉末，经高温热压烧结制备出磁控溅射陶瓷靶，探索了最佳溅射沉积参数，保证了制备的单层、少层SnO薄膜中的Sn:O之比近似为1:1，解决了因SnO在高温下的不稳定性导致沉积膜中出现金属Sn或SnO2等杂质问题。 2、开展了不同溅射功率、沉积时间、退火条件等实验因素对制备的单层及少层2维SnO层状薄膜结构及电子学特性的影响。制备出了厚度为3.034nm，结构为四方晶系结构的SnO少层薄膜，用XPS谱线分析了薄膜样品中的Sn、O及其它杂质含量。并在高分辨率的Sn3d光谱中发现SnO的Sn3d5/2峰和Sn3d3/2峰分别位于结合能486.13eV和494.50eV处，证实了样品的元素组成约为Sn:O为1:1。 3、完成了少层SnO半导体薄膜底栅p沟道SnO半导体FETs器件的制备及IV特性研究工作。测试结果表明，实验制备的新型薄膜晶体管输出特性呈p型。器件源漏极之间的电流绝对值随制备SnO半导体FETs溅射功率、沉积时间及沟道宽度的减小而增大，晶体管的沟道电导可由施加的栅极电压调制，在-5V栅压下，最大电流值为43μA，经300℃高温快速退火后的器件的源漏极之间的电流IDS高于未退火器件，器件量子传输效应比传统的CMOS器件更好。 论文研究结果说明少层SnO半导体薄膜材料具有较好的电子传输特性，研究结果为今后的开发新一代微纳电子器件提供了一定的参考数据。