随着微电子技术的不断发展和工艺的不断进步,数字电路的集成度变得越来越高[1],其中现场可编程门阵列(FPGA)应用广泛,它是继可编程阵列逻辑(PAL)、门阵列逻辑(GAL)、电可编程逻辑器件(EPLD)等可编程器件之后的产物[2]。如今,大多数的系统设计都会用到FPGA,如:航空航天、多媒体和军事等领域,需要大量的数据处理和存储,这样便涉及到FPGA中存储器资源的设计[1]。块状存储器(BRAM)是FPGA中的一种静态存储器(SRAM),具有良好的可配置性,可满足用户的多种需求;在经过多方面的调研之后,本文设计了一款基于0.13um CMOS工艺的FPGA芯片中的嵌入式块状存储器模块[5]。它具有真正的双端口和可配置特性,可以配置成16Kx1、8Kx2、4Kx4、2Kx9、1Kx18和512x36六种不同的工作模式;支持校验位;每个端口支持先读后写、先写后读和输出保持三种工作模式,控制信号的极性可以进行选择;我们采用了结构化和层次化的设计方法完成了可配置存储器模块的电路设计;双端口存储结构由两端对称的电路结构实现,分别包括:由基本存储单元按照行和列顺序排列形成的存储单元阵列;由低7位地址实现的字线译码电路;由高5位地址实现的位线译码电路(位宽可配置);由时钟、复位、使能、写使能等控制信号产生的时序控制模块;保证存储单元实现读写的外围电路[5]。重点实现了其位宽的可配置性选择和低功耗的时钟控制信号生成电路;还设计了预冲电电路、字线/位线译码电路[3]。根据上面所描述的功能,我们对BRAM模块进行详细的设计并对其部分和整体功能做了仿真验证。本课题的意义在于打破了国外对于FPGA关键技术的垄断,对实现我国在可编程器件方面的自主研发有很大的意义,并且为产品的最终设计和生产奠定了基础。