随着CMOS工艺在数字和数模混合集成电路领域的日益成熟，CMOS高压集成电路(High-voltageintegratedcircuits；HVIC)也引起了人们的重视；它广泛应用于平板显示驱动，通讯电路以及汽车电子等领域。本文针对FED显示驱动电路对于高压器件的要求，对于高压CMOS器件及其集成技术进行了研究。主要工作包括： 1.利用TCAD软件对于薄栅氧高压NMOS器件和厚栅氧高压PMOS器件制作工序以及器件特性进行了仿真。根据器件模拟的结果，确定了器件制备的关键工艺参数和版图的关键尺寸；为工艺流程的制定和版图设计提供了参考和依据。 2.提出了双栅氧工序的制备方法。高压CMOS工艺的一大挑战为双栅氧工序，即将两种栅氧厚度差别较大的器件集成在同一个芯片上。本文对于文献报道的几种方法进行了分析和比较，并在此基础上提出了一种新的制备工艺。 3.对于高压CMOS工艺流程做了介绍。该流程是在0.8μm标准CMOS工艺的基础上，根据软件模拟结果，通过添加掩模版和相关工艺步骤的方法设计的。它可以将高压NMOS器件，高压PMOS器件，低压NMOS和PMOS器件集成于同一个芯片上。 4.流片试验后的测试结果表明，高压N管关态源漏击穿电压为110V，阈值电压和最大驱动电流分别为1.02V和7.5mA(W/L=100μm/2μm)。高压P管关态源漏击穿电压为-140V，其阈值电压为-10.4V,当Vgs=-30V时最大驱动电流为-7mA(W/L=100μm/2μm)。电平转换电路可实现从0～5V到0～95V的电平转换，该电路能够在1MHz的频率下工作，输出波形的上升时间和下降时间分别为112ns和38ns。 5.本文对于实际测试结果和器件模拟结果做了比较。比较结果表明，高压器件的转移特性，高压P管的击穿特性模拟值和实测值较为吻合。但是，也存在高压N管的漏源击穿特性偏小，部分高压PMOS器件的栅源耐压不够等问题。在文中对于这些问题做了机理上的分析并提出了相应的改进方案。