随着电路系统数字化程度不断提高,模数转换器作为模拟信号与数字信号的接口电路,其作用也越来越重要。在诸多类型的模数转换器中,流水线模数转换器以其高速度和高精度而得到广泛应用。传统流水线模数转换器以模拟电路为主,其功耗、速度和精度之间存在严格的制约关系。而数字辅助流水线模数转换器采用简单的模拟电路代替复杂的数字电路,即在流水线的第一级采用简单的开环放大器,降低功耗,提高速度,在数字校正部分使用精确的校正算法校正开环放大器产生的非线性误差,改善精度,从而有效解决了传统流水线功耗、速度和精度之间严重的制约关系。设计了12位40MS/s数字辅助流水线ADC的关键单元。首先分析系统整体结构,在考虑开环放大器非线性因素的基础上,建立系统的Verilog-A模型,验证校正方法的正确性。使用Cadence中的Spectre仿真软件,对没有数字校正的系统和带有数字校正的系统进行静态参数仿真,其INL从(-18LSB, 0.4LSB)降低到(-0.4LSB, 0.2LSB),DNL从(-0.5LSB, 0.4LSB)降低到(-0.2LSB, 0.2LSB)。并对带有数字校正的系统进行动态参数仿真,得到其SFDR达到86dB,SNDR达到72dB。另外,使用SMIC 0.35μm混合信号CMOS工艺,设计流水线第一级电路,按照建模的方法,在子ADC的最后一位加入伪随机信号,仿真结果表明在电路上实现了后台数字校正算法所要求的双余量曲线。