随着芯片集成度不断提高,低频率、多核芯片结构(Multi-Processor System-on-Chips, MPSoCs)将逐渐取代高频率、单核芯片结构。片上网络(Network-on-Chip, NoC)作为解决MPSoCs互连问题的新思路,是将计算机网络技术移植到芯片设计中来,从体系结构上彻底解决总线架构带来的一系列问题。为了有效验证MPSoCs芯片结构体系的合理性,需要在软件环境下对MPSoCs的新型互连结构进行仿真。利用MPSoCs新体系结构与已有的网络互连的相似性以及OPNET在网络仿真方面灵活性高的优点,本文建立了一种新的基于OPNET的多内核互连仿真平台,该平台可对NoC的拓扑结构、路由算法、交换机制等关键技术及功耗进行网络性能仿真分析。本文首先阐述了MPSoCs的发展现状及趋势,详细介绍了NoC中的各种关键技术；接着详细说明了建立多内核互连仿真平台的过程,实现了典型的Ring、Mesh和Torus等拓扑结构的4-2048多内核互连、XY路由算法和存储交换技术的性能仿真,同时结合功耗仿真模型对NoC的功耗进行了仿真；最后以FFT算法对该仿真平台进行了验证,证明了该平台的有效性,为实际系统的验证提供了理论和仿真支持。