随着测控系统的稳步飞速发展,对高速飞行器通信设备要求日益增高,在小型化、抗干扰和可靠性等方面表现的尤为紧迫。本文以高速飞行器数字收发机为研究对象,结合软件无线电技术、扩频通信理论、数字发射机及编解码理论以及空间数据系统咨询委员会(CCSDS)标准,分析了数字发射测控系统调制体制、信道编码纠错性能,设计了数字发射分机和编解码分模块,并通过软件仿真、硬件测试和系统联合测试等多种方式进行了性能验证。围绕高速飞行器数字发射及编解码的工程实现,本文主要做了如下几方面的工作：1.研究了数字扩频发射机关键技术理论,设计了数字扩频发射机整体实现架构,对数字扩频发射机各子模块进行了FPGA实现,仿真验证了各子模块功能。2.研究了基于AD9957的多路数字中频同步法身技术。通过AD9957及FPGA联合控制,给出了详细的设计思路,实现了4路中频信号的同步发射。3.研究了测控系统飞行器载传输环境,借鉴CCSDS标准,设计了信道编解码的详细实施方案,确立了R-S (Reed-Solomon)码与卷积码的级联编码、Viterbi译码与R-S解码的总体编解码思路。4.针对于数字发射和信道编解码总体架构,介绍了硬件数字处理单元的功能,阐述了芯片间的控制和通信模式。5.针对高速飞行器的测控系统进行了外场联合调试。对数字扩频发射分机及数字接收机解码部分制定了一套调试方案,通过系统联试结果验证了设计的直接序列扩频(DS-SS)发射信号的正确性,通过误码率测试验证了信道编解码的传输性能。